如何使用Verilog HDL设计2位16进制的计数器详细程序分析

未知 2018-09-21 16:32:44 0评

资料大小:0.05 MB

所需积分:0

下载次数:0

  实验目的:

  学习计数器的设计、仿真和硬件测试方法。

  实验内容及步骤:

  1.使用Verilog HDL设计2位 16进制计数器,由DE2的KEY0输入计数值,在HEX1,HEX0上显示计数值。

  2.使用嵌入式逻辑分析仪进行仿真;

  3.将实验程序下载到DE2运行。

  实验注意事项:去抖动

  程序:请下载查看

相关文章

0个回复

我要评论

热门标签