Xpeedic Heracles工具集成了一种全新的混合求解器技术

随着PCB工作速率的提高与一些区域紧耦合布线，串扰crosstalk和阻抗impedance检查变得越来越有必要。传统的基于路的分析不能满足精度要求。需要三维全波电磁场仿真工具来模拟与频率相关的复杂的PCB结构，然而对整板进行有限元电磁场分析并不现实，而且得到的S参数不能直观的反映系统的串扰水平。

Xpeedic Heracles工具集成了一种全新的混合求解器技术，提高了速度和精度，并嵌入了新的串扰评估标准来处理S参数从而评估系统的串扰水平。Heracles允许工程师在几小时内完成对整板信号的串扰分析扫描。这显著地减少了评估的时间，能够让设计更快通过审核。

简介

随着高速I/O接口的数据速率不断提高，如以太网、PCI Express、DDR、USB、SATA/SAS等，串扰对高速PCB设计人员带来了巨大的挑战。无法准确捕获串扰可能会产生信号/ 电源完整性问题和EMC等问题。如果能准确模拟串扰并评估其影响，则可以减少设计迭代，再配套恰当的优化，将有效加快产品上市的速度。

串扰存在于高速PCB Layout的不同区域，而其中很重要的来源是连接器和封装下的过孔引脚区域。由于过孔的复杂性需要冗长的仿真计算量，传统的PCB设计中基本忽略对过孔引脚串扰影响的评估。同时， PCB layout的复杂3D特性，几乎不可能用分析或经验的方法来准确模拟这些区域中的串扰。工程师一般会选择三维全波电磁场求解器，如有限元法，它可以准确地评估过孔间，过孔与布线、布线间的串扰。然而，3D全波EM仿真不仅设置起来非常麻烦，而且相当耗时。 因此，用强力EM仿真来执行全板crosstalk扫描总是让人望而却步。

Xpeedic Heracles混合求解器利用PCB的层叠结构特性，采用区域分解的思想来降低问题的复杂性，实现对全板串扰分析扫描速度的提升。串扰扫描首先从用户配置的信号网络扫描开始。工具会自动抽取via区域和BGA或connector下方扇出区域，因为这些区域高速信号相互之间以及与低速信号电源地孔之间的布线很容易不合理而造成大的串扰。仿真的频段可根据用户选择的 net的数据速率自动确定，之后软件将合理切割出来的区域用混合求解器进行全波求解。衡量串扰大小的方法有对比ICN(串扰噪声的积分)和时域的TDT，只需将从S参数计算得到的值与pass /warning /failure门限作对比就可知串扰情况。串扰结果可以通过图表或者曲线的形式来展现，工具也将结果和实际的layout之间做了链接交互，用不同颜色来告知用户对应的问题位置 。对于其余的高速网络，该流程自动重复就可实现全板串扰扫描。通过使用该工具自动SI验收流程，用户能够在几小时内实现完整的全板串扰扫描，从而显著缩短布局后检查时间，将时间留给布局优化并确保全板覆盖。

背景

当信号在互连结构中传输时会产生串扰，这些结构包括PCB的通孔走线、封装和连接器，也会与相邻的互连产生边缘和临近相互作用。 从电路的角度来看，串扰是由互连之间的互感和互容引起的。 通常这些结构的电感和电容矩阵可由2D准静态场求解器计算。

对于多条传输线组成的结构，单位长度的RLGC参数可以快速获得，然后放到电路仿真器中如HSPICE。 然而，均匀导体的假设使得该方法不足以模拟复杂的3D PCB结构，并且准静态假设忽略了高频效应，这对于高速系统变得越来越重要。 另一方面，三维全波求解器能够解决复杂的三维结构并捕获频率相关的损耗，色散，辐射以及大多数其他电磁现象。 缺点是它需要更多的专业知识才能使用，通常需要数小时，有时需要数天来模拟，并且输出的是表格形式的S参数，这需要额外的后处理流程才能用于串扰分析评估。对于具有过孔和走线的多层PCB结构，三维场求解器非常耗时间与存储。 特别是对于串扰分析，越来越多的过孔和布线需要被考虑。 因此急需一个更有效率的EM求解器技术。

Xpeedic Heracle工具采用了全新的基于区域分解的混合求解器Hybrid Solver，与传统的3D求解器相比，它可以保持3D仿真精度的同时亦有显著的加速。 首先，它将3D PCB结构分解为多个层，具有纯过孔的层使用via solver求解，具有过孔和布线的层则通过3D FEM求解。最终将这些结果级联来获得最终的S参数。 Hybrid Solver技术如图1所示，对于一般过孔结构，它比传统求解器已经表现出一个数量级的加速。

图1 Hybrid Solver 图示

实现高速PCB的全板串扰扫描

Xpeedic Heracles实现全板串扰扫描的流程如图2所示。

图2 Heracles 全板串扰扫描的流程

Heracles串扰扫描工具从Allegro->Xpeedic->Heracles中启动。第一步，用户定义高速接口的规范protocols和相应的通过/失败的标准，工具中内嵌了广泛应用的的高速互联接口扫描配置如 PCI-E, SAS, DDR等，用户可以直接调用；第二步，工具根据定义好的规范对PCB板进行扫描，找到高速接口相应的RefDes和net，图3给出了第一步和第二步的有相关界面；第三步，工具会给每个串扰分析组产生仿真模型，并逐一进行EM仿真；第四步，收集S参数进行后处理，得到每个net的定量的串扰值并生成表格，通过与定义的规范的比较来给出通过/失败的判断。

图3 Heracles 设置界面

图4 Heracles 串扰结果显示

从EM仿真中获得计算后的S参数来定量的分析串扰，Heracles提供了两种方法。首先针对给定的victim/aggressor设置，提取近端串扰（NEXT）和远端串扰（FEXT）的S参数，一种是通过对频域的NEXT和FEXT的S参数进行FFT得到时域的TDT，取其最大值的总和，另一种是在频域中，直接计算ICN(串扰噪声的积分)来量化串扰水平。 ICN已经被引入进IEEE 802.3标准中。 它将串扰的大小表示为频域中的串扰噪声相对于被传输信号的功率谱的加权和。 近端ICN，远端ICN以及ICN总和的定义如下：

实现全板DRC+的高级规则扫描

Heracles除了提供了强大的全板串扰扫描，还集成了多种DRC+的高级几何规则扫描，比如：

•padstack检查

•背钻backdrill检查

•接地完整性检查

•trace necking检查

•impedance扫描

总结

Heracles集成了一种新颖的混合求解器技术，与传统的3D求解器相比，该技术可以显著提高3D仿真速度。同时，我们还通过频域和时域中的后处理S参数开发了用于量化串扰水平的串扰指标。 结合这两种技术，工程师可以在几小时内按计划实现全板串扰扫描，从而显著缩短layout后的审核时间，实现layout优化并确保及时签核。