第三代通用序列传输口USB 3.0的系统设计及量测挑战

接口/总线/驱动

1114人已加入

描述

第三代通用序列传输口(USB 3.0)承袭USB的便利性及多样性,一举将传输速度提升十倍,且保有对于现存USB装置的向下兼容性,预期将迅速普及于个人电脑,消费电子,通讯等各式应用。现有的USB 2.0缆线及连接器提供了四条信号线,包含VBus 5V 500mA直流供电,一对DP/DM半双工双向差分信号线,以及GND接地,以此四条接线提供了USB 2.0的480Mbps的资料传输,及直流供电。USB 3.0为了提供高达5Gbps的资料传输率,额外增加五条讯号线,包括两对单向传输的超高速(SuperSpeed)差分讯号:SSTX+, SSTX-, SSRX+, SSRX-,及多一组的接地接点,并将直流供电能力提升至5V 900mA。其中的两对差分讯号分别负责传输及接收,提供双向全双工的5Gbps的传输能力。

图1:USB 3.0连接器,后排的USB 3.0 SuperSpeed信号接点。

图2:USB 3.0缆线示意图,蓝色部分为SuperSpeed 5Gbps信号。

SuperSpeed 5Gbps信号品质的系统设计及量测挑战

USB 3.0 SuperSpeed位传输率高达5Gbps,且采用开放式接口,信号品质将直接影响装置兼容性及传输效率,与使用者体验息息相关。主控芯片、印刷电路板、连接器、缆线甚至装置端芯片组,都是影响信号品质的关键。对于芯片厂商的类比传输设计能力,半导体制程变异,系统厂商的印刷电路设计布局都是全新的考验。不同于USB 2.0的经验,信号品质的参考指标将不再只是传输端的眼图(Eye diagram)。USB 3.0独立的传输及接收通道,系统接收能力也成为信号品质及系统设计的重要量测指标。接收端量测主要考验待测物对不同频率的时基误差容忍能力。容忍能力越强的芯片,代表其系统设计可较宽松,可使用较长的信号走线,也有较佳的装置兼容性。

电路设计

电路设计

图3: USB 3.0 SuperSpeed传输端信号量测眼图(Eye diagram)

电路设计

图4: USB 3.0接收量测结果。横轴为时基误差的频率,纵轴为时基误差的振幅。绿点表示位错误率低于10-12的测试基准点。黑线为测试基准规范。

主机板及笔电的延伸设计

在USB 2.0相当普遍的前端连接口,以内连接的方式连接主机板及主机外箱,提供使用者方便顺手的热插拔应用。USB 3.0连接口势必也将导入前板连接口的设计,额外的连接器及内部连接线,对于信号品质又是外加的考验。

电路设计

电路设计

图5: USB 3.0内部连接口针脚定义。

此外在笔电设计中,普遍使用软排线连接不同的子板,以配合轻薄的外型及机构设计。软排线的阻抗控制,软排线连接器的信号连续性,都不如印刷电路板及标准连接头容易控制。这些都将是未来笔记型电脑中USB 3.0连接口的设计挑战。如何在不使用信号调整器(re-driver)的额外成本下,导入前板及软排线等系统设计,又维持良好的5Gbps信号品质,成为重要的组件选择关键。

图6: USB 3.0内部连接口及连接线

美商睿思科技的USB3.0主端控制芯片FL1009,因应前述不同系统设计挑战,整合高效能类比实体设计,完整验证不同系统设计需求。包含可容许长达23公分(9英吋)的线路布局长度,释放系统设计在线路布局(layout)上的局限性,并允许长至45公分的前板USB3.0额外接线,且不需额外re-driver的成本,使系统商与板卡商得以创造最高性能的产品,并有效减少设计时间与成本。除此之外,FL1009也是全球第一颗支持xHCI 1.0的SuperSpeed USB主控端芯片,提供超高效能及绝佳兼容性。

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分