应用ADC的变压器耦合前端的设计

电子设计 发表于 2019-04-03 08:50:00 收藏 已收藏
赞(0) •  评论(0

应用ADC的变压器耦合前端的设计

电子设计 发表于 2019-04-03 08:50:00
+关注

简介

随着高频IF采样的推进,A / D转换器的模拟输入和整体前端设计已成为接收器设计的关键要素。许多应用正在迁移到超奈奎斯特采样,以消除系统设计中的混合阶段。放大器在这些高频下造成问题,因为高性能并不像通常使用它们的奈奎斯特应用那样容易实现。此外,无论使用何种输入频率,放大器的固有噪声都会降低ADC的信噪比(SNR)。变压器为设计人员提供了一个相对简单的解决方案,可以解决噪声问题,同时为高频输入提供良好的耦合机制。

变压器

让我们一起来看看在变压器的基本构成中,总结它为用户提供的内容。首先,变压器本身是交流耦合的,因为它是电隔离的,不会通过直流电平。它为设计人员提供了基本无噪声的增益,这取决于设计人员选择的匝数比。变压器还提供了从单端到差分电路的快速简便的转换方式。最后,中心抽头变压器可以自由地任意设置共模电平。这种优点的组合减少了前端设计中的元件数量,这对于将复杂性保持在最低限度至关重要。

但是,使用中心抽头变压器时应该小心。如果转换器电路在差分模拟输入之间出现大的不平衡,则大量电流可能流过变压器的中心抽头,可能使磁芯饱和。例如,如果使用V REF 来驱动变压器的中心抽头,则会导致不稳定,并且满量程模拟信号会过载ADC的输入,从而打开保护二极管。

虽然外观简单,但变压器不应掉以轻心。有很多可以了解并从中学习。让我们看一下变压器的简单模型,看看什么是“引擎盖下”。一些简单的公式将理想变压器端子上的电流和电压联系起来,如图1所示。当电压升高时变压器,其阻抗负载将反射回输入。匝数比 a = N 1 / N 2,定义了初级电压与次级电压的比值;电流是反向相关的( a = I 2 / I 1),以及从次级反射的主要电阻中看到的阻抗比作为匝数比的平方(Z1 / Z2 = a 2 )。变压器的信号增益简单表示为20 log(V2 / V1)= 20log√(Z2 / Z1),因此电压增益为3dB的变压器阻抗比为1:2。这使得设计的第一步变得简单。

应用ADC的变压器耦合前端的设计

应用ADC的变压器耦合前端的设计

图1b显示了与变压器发挥作用的理想的许多固有和寄生偏差。其中每一个都有助于建立变压器的频率响应。它们可以帮助或阻碍性能,具体取决于前端实现。图1b提供了一种模拟变压器以获得一阶预期的好方法。一些制造商在其网站上或通过支持小组提供建模信息。任何计划使用硬件进行模型分析的人都需要一个网络分析仪和一些样本来正确地进行所有测量。

真正的变压器有损耗和有限的带宽。由于寄生效应的配置意味着,可以将变压器视为宽带带通滤波器,可以根据其-3 dB点来定义。大多数制造商将根据1,2和3 dB带宽指定变压器频率响应。幅度响应伴随着相位特性。通常,良好的变压器在其频率通带上将具有1%至2%的相位不平衡。

现在让我们考虑一些涉及ADC的变压器耦合前端的设计示例。由于变压器主要用于隔离和中心攻丝,因此这些示例将通过使用单位匝数比进行简化讨论。

示例

在第一个示例中,如图所示2,采用14位,80 Msps ADC的AD6645,差分输入阻抗为1 kohm。 33欧姆串联电阻可隔离ADC输入电路中的瞬态电流。选择501欧姆终端电阻,在主电路上实现50欧姆输入,以匹配50欧姆模拟输入源。因此

应用ADC的变压器耦合前端的设计

变压器次级中的电阻组合实际上与58欧姆电阻并联。终端电阻的选择取决于所需的输入阻抗。为简单起见,假设本节中的所有示例都需要与50欧姆源匹配。

应用ADC的变压器耦合前端的设计

这是一个简单的例子,因为我们假设输入频率在基带或第一奈奎斯特区。但是,如果要求前端设计处理100 MHz模拟输入,情况则完全不同。变压器会发生什么?在施加如此高的IF频率时,寄生电容耦合的任何差异(图1b中的C2-C5)都会使变压器的次级输出失衡。由此产生的不对称性会在转换器的模拟输入端产生偶数阶失真,从而导致数字信号中的二阶谐波失真。

为了说明这一点,图3显示了当一个2 V p-p正弦输入施加到初级时(图3a中为100 MHz,图3b中为200 MHz)时次级上的电压。预计次级输出将产生1-V p-p正弦波。但在100 MHz时,它们的振幅偏差为10.5 mV p-p,相位不平衡为0.5°。在200 MHz时,幅度差为38 mV pp,或1.9%。

应用ADC的变压器耦合前端的设计

应用ADC的变压器耦合前端的设计

改善这种情况的一种方法是将第二个变压器与第一个变为级联提供额外的隔离并减少不平衡的电容馈通(图4)。

应用ADC的变压器耦合前端的设计

使用这种方案,施加到转换器的差分电压不太可能彼此偏离,特别是在高频率时这最重要。图5说明了这一点:第一个变压器寄生耦合电容C1和C2的次要差异减小了。级联的第二个变压器能够重新分配核心电流,并为第二个变压器的初级线路提供更多相等的信号。这种配置中的两个级联变压器为高频提供了更好的平衡解决方案。

应用ADC的变压器耦合前端的设计

从仿真中可以看出图6中的性能优势。在图6a中,模拟输入为100 MHz时,偏差降至0.25 mV p-p或0.013%相位不平衡。在200 MHz(图6b),变压器的次级输出之间仅有0.88 mV的p-p差异,即0.044%。这是一个很大的改进,通过添加一个额外的组件来实现。

应用ADC的变压器耦合前端的设计

应用ADC的变压器耦合前端的设计

另一种方法是使用双巴伦型变压器配置。平衡 - 不平衡(平衡 - 不平衡)的作用类似于传输线,并且通常具有比前面讨论的标准通量型变压器更大的带宽。它们可以在初级和次级之间提供良好的隔离,并且损耗相对较低。但是,它们需要更多的功率来驱动,因为输入阻抗从初级到次级减半。图7a示出了用于实现宽通带的常见实现。在图7b中,巴伦型变压器针对不平衡进行了预补偿。

应用ADC的变压器耦合前端的设计

应用ADC的变压器耦合前端的设计

响应峰值

图8a显示了典型的变压器频率响应,基本上是带宽超过100 MHz的宽带滤波器。与变压器初级串联的电感可用于改变变压器的带宽响应,通过使通带中的增益达到峰值并在通带外提供更陡的滚降(图8b)。电感器具有在传递函数中增加零和极点的效果。

应用ADC的变压器耦合前端的设计

应用ADC的变压器耦合前端的设计

图9显示了图2中带有串联电感的电路。电感值取决于所需的峰值和带宽量。然而,设计人员应该注意,在响应平坦度和良好的相位响应是重要标准的情况下,这种峰值可能是不合需要的。

应用ADC的变压器耦合前端的设计

开关电容ADC

在这一点上,我们仅讨论了使用已知输入阻抗连接ADC,以AD6645-80为例。但是具有开关电容接口的ADC呢?开关电容ADC没有内部缓冲器,因此用户直接与内部采样电路建立连接 - 内部采样电路的阻抗随施加的输入频率而变化很大。在图10中,A / D转换器是AD9236-80,具有10 MHz模拟输入。在 track (采样)模式下,输入看起来像一个4,135欧姆的差分阻抗,与1.9 pF电容并联。但 hold 模式看起来会有所不同。应用笔记AN-742提供了有关获得这些模拟输入阻抗值的良好信息。 ADI公司的许多开关电容ADC值可以通过电子表格形式下载到ADI公司网站上的ADC产品页面,同时提供0.3 MHz至1 GHz的采样保持值。

应用ADC的变压器耦合前端的设计

200-nH系列电感用于抵消从ADC输入反射回来的输入电容的电抗,使输入看起来尽可能具有电阻,以实现良好的50-在感兴趣的频带中终止欧姆。注意,可以使用其他电感值来设置所需的带宽和增益平坦度,如图8b所示。

对于此处讨论的所有示例,使用1:1匝数比(阻抗比)。因此变压器提供0 dB的标称电压增益。这是最容易配置的变压器类型,因为变压器的寄生效应相对容易理解和补偿。但是,当输入信号较低时,某些应用可能需要固有的电压增益。使用匝数比为1:2或1:4(阻抗比为4或16),变压器提供的电压增益分别为6 dB或12 dB。

这里的好处是,与放大器不同,变压器基本上不产生噪声。然而,1:2或1:4变压器中的寄生效应更难以补偿,特别是在很宽的频率范围内。例如,在1:2匝数比下,电容项成为四倍,而电感和电阻项则下降到原始值的四分之一。对于1:4的匝数比,相同的项上升或下降16倍。当与开关电容输入ADC接口时,挑战更加困难,因为电容项既大又随频率变化。考虑到困难,进行此类设计的最佳方法是优化给定波段内的中心频率。

结论

经验丰富的设计师会注意到我们的讨论主要集中在理想的电路关系上,虽然暗示了匝数比和寄生问题 - 以及一些处理它们的建筑设计方法 - 我们只是撇开了表面。那么在处理新设计时应该做些什么呢?设计人员需要尽可能多地了解为ADC设计选择的变压器。在任何前端设计中执行此操作的最佳方法是调查在感兴趣的频率上发挥作用的寄生效应。正确的设计和分析涉及使用网络分析仪。它将展示前端设计在给定频率范围内如何在阻抗,VSWR,插入损耗和差分相位失配方面发挥作用 - 从而提供关于ADC如何在变压器耦合应用中工作的关键信息。

收藏

相关话题

评论(0)

加载更多评论
相关文章

分享到

QQ空间 QQ好友 微博
取消