台积电推出采用EUV的5nm工艺设计 密度提高1.8倍,性能提高15%

工艺/制造

67人已加入

描述

台积电近日宣布,将基于该公司的开放式创新平台(OIP)提供完整版的5nm工艺设计制成。

据该公司称,5nm工艺已经处于风险生产阶段,针对5G和人工智能市场,为下一代高端移动和HPC应用提供“新级别”的性能和功耗优化。

采用5纳米的新工艺,与公司的7纳米工艺相比,相同的Cortex-A72内核可实现1.8倍的逻辑密度和15%的速度提升。

5nm工艺采用EUV光刻(极紫外曝光)制造,与公司以前的节点相比,通过简化制造工艺和在同一发展阶段实现出色的技术成熟度,可显著提升晶圆产量。

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分