基于FPGA 的单精度浮点数乘法器设计

2010-09-29 16:46:56 0评

资料大小:245

所需积分:0

下载次数:0

设计了一个基于FPGA的单精度浮点数乘法器.设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速度;加入对特殊值的处理模块,完善了乘法器的功能.本设计在Altera DE2开发板上进行了验证.
相关文章

0个回复

我要评论

热门标签