FPGA之硬件语法篇：用Verilog代码仿真与验证数字硬件电路

大家都知道软件设计使用软件编程语言，例如我们熟知的C、Java等等，而FPGA设计使用的是HDL语言，例如VHDL和Verilog HDL。说的直白点，FPGA的设计就是逻辑电路的实现，就是把我们从数字电路中学到的逻辑电路功能，使用硬件描述语言(Verilog/VHDL)描述出来，这需要设计人员能够用硬件编程思维来编写代码，以及拥有扎实的数字电路功底。