FPGA与ASIC的完美结合 Achronix Speedster 7t系列详解

发表于 2019-06-13 11:06:29 收藏 已收藏
赞(0) •  评论(0

FPGA与ASIC的完美结合 Achronix Speedster 7t系列详解

发表于 2019-06-13 11:06:29
+关注

提起FPGA,可能很多人第一时间都会想到FPGA大厂赛灵思和Altera(已经被英特尔收购),然而其实还有其他的一些非常有特色的FPGA厂商,比如基于FPGA的硬件加速器件和高性能嵌入式FPGA(eFPGA)半导体知识产权(IP)公司Achronix。

得益于近年来人工智能/机器学习的快速发展,新的算法不断的出现,这推动了可编程的FPGA市场的快速增长。根据市场调研公司Semico Research的预测,AI应用中FPGA的市场规模将在未来4年内增长3倍,达到52亿美元。

根据市场研究机构IP Nest近期发布的最新的IP市场分析报告显示,Achronix是2018年全球增速最快的IP提供商,同比增长达到了250%,足见Achronix业务增长之迅速。

而为了进一步满足人工智能/机器学习(AI/ML)和高带宽数据加速应用日益增长的需求,今年5月,Achronix公司推出了创新性的、全新的FPGA系列产品——Speedster 7t系列。

全新架构:ASIC和FPGA的完美结合

我们都知道,对于AI加速来说,相较于我们常见的CPU、GPU等通用型芯片以及可编程的FPGA来说,ASIC芯片的计算能力和计算效率都直接根据特定的算法的需要进行定制的,所以其可以实现体积小、功耗低、高可靠性、保密性强、计算性能高、计算效率高等优势。所以,在其所针对的特定的应用领域,ASIC芯片的能效表现要远超CPU、GPU等通用型芯片以及可编程的FPGA。

但是,正如我们前面所提及的是,目前AI算法仍然处在一个不断的快速更新迭代的阶段,数值精度的可选择性也越来越多。同时随着AI的应用场景快速发展演进,新的解决方案都要去应对在高性能、灵活和上市时间等方面的不同需求。

而AISC是针对特定的算法加速所设计的,这也使得其在灵活性上远不如可通过编程快速适应新的软件算法的FPGA。但是,FPGA在体积、能效、成本上却又不如AISC。那么是否能够有这样一款产品,能够很好的将FPGA和ASIC的优点结合在一起呢?Achronix的Speedster 7t系列或许就是这样一款产品。

Achronix称,Speedster 7t系列是基于一种高度优化的全新架构,以其所具有的如同ASIC一样的性能、可简化设计的FPGA灵活性和增强功能,从而远远超越传统的FPGA解决方案。

▲Achronix CEO Robert Blake

Achronix Semiconductor总裁兼首席执行官Robert Blake表示:“Speedster7t是Achronix历史上最令人激动的发布,代表了建立在四个架构代系的硬件和软件开发基础上的创新和积淀,以及与我们领先客户之间的密切合作。Speedster7t是灵活的FPGA技术与ASIC核心效率的融合,从而提供了一个全新的‘FPGA+’芯片品类,它们可以将高性能技术的极限大大提升。”

Speedster7t FPGA系列详解

根据Achronix的介绍来看,Speedster7t FPGA系列产品是专为高带宽应用进行设计的,其具有一个革命性的全新二维片上网络(2D NoC,Network on Chip),以及一个高密度全新机器学习处理器(MLP)模块阵列。通过将FPGA的可编程性与ASIC的布线结构和计算引擎完美地结合在一起,Speedster7t系列产品创造了一类全新的“FPGA +”技术。

同时,Speedster7t系列产品还包括了高带宽GDDR6接口、400G以太网端口和PCI Express Gen5等接口,所有这一切单元都互相连接以提供ASIC级带宽,同时保留FPGA的完全可编程性。

而为了应对接收来自多个高速来源的大量数据,同时还需要将那些数据分发到可编程片上算法性和处理性单元中,然后以尽可能低的延迟来提供那些结果,所以在制程工艺上,Speedster7t器件选择了采用台积电最新的7nm FinFET工艺制造。

全新机器学习处理器阵列

对于传统的带DSP模块的FPGA来说,其所能够提供的AI性能是相对有限的,因为使用DSP模块只能提供不高效的数值精度支持,使用外部LUT和内存构建AI/ML应用程序,需要消除额外逻辑编辑和内存资源,性能也受FPGA布线限制。

相比之下,Speedster7t FPGA则采用了全新机器学习处理器(MLP)中大规模的可编程计算单元平行阵列,它们可提供业界最高的、基于FPGA的计算密度。MLP是高度可配置的、计算密集型的单元模块,每个MAC单元支持最多32个乘法器,可驱动可变精度加法器/累加器,可支持4到24位的整点格式和高效的浮点模式,包括对TensorFlow的16位格式的支持,以及可使每个MLP的计算引擎加倍的增压块浮点格式的直接支持。

另外,每个MLP当中还紧密耦合了内存区块,包括72K bits的RAM和2K bits的寄存器。这种运算和存储级链接,使得MLP在不需要使用FPGA布线资源的情况下,实现更复杂的AI算法。

此外,MLP还与嵌入式存储器模块紧密相邻,通过消除传统设计中与FPGA布线相关的延迟,来确保以750 MHz的最高性能将数据传送到MLP。

这种高密度计算和高性能数据传输的结合使得处理器逻辑阵列能够提供基于FPGA的最高可用计算能力以每秒万亿次运算数量为单位(TOPS,Tera-Operations Per Second)。

超高吞吐量的内存带宽和接口

高性能计算和机器学习系统的关键之处是高片外存储器带宽,从而为多个数据流提供存储源和缓冲。 Speedster7t器件是唯一支持GDDR6存储器的FPGA,该类存储器是具有最高带宽的外部存储器件。每个GDDR6存储控制器都能够支持512 Gbps的带宽,Speedster7t器件中有多达8个GDDR6控制器,可以支持4 Tbps的GDDR6累加带宽,并且以很小的成本就可提供与基于HBM的FPGA等效存储带宽。

“美光(Micron)乐于携手Achronix去实现全球第一个面向高带宽存储需求而直接加载了GDDR6的FPGA产品,”美光计算与联网业务部营销副总裁Mal Humphrey。“像这样的创新的和可扩展的解决方案将推动人工智能领域内的差异化,其中异构计算可选方案与高性能的存储是加速获得数据内涵的必需部分。”

除了这种超高吞吐量的存储带宽,Speedster7t器件还包括业界最高性能的接口端口,以支持极高带宽的数据流。Speedster7t器件拥有多达72个业界最高性能的SerDes,可以达到1到112 Gbps的速度。还有带有前向纠错(FEC)的硬件400G以太网MAC,支持4x 100G和8x 50G的配置,以及每个控制器有8个或16个通道的硬件PCI Express Gen5控制器。

“Achronix全新的Speedster7t FPGA系列产品是创新性芯片架构实现爆发的一个卓越案例,创造该架构的目的是直接面向AI应用处理大量的数据,” Semico Research公司ASIC和SoC首席市场分析师Rich Wawrzyniak说道。“通过将数学函数、存储器和可编程性整合到其机器学习处理器中,再结合交叉芯片、二维NoC结构,从而形成了消除瓶颈和确保整个器件中数据自由流动的绝佳方法。在AI / ML应用中,内存带宽就是一切,Achronix的Speedster7t在这一领域提供了令人印象深刻的性能指标。”

全新二维片上网络:提供超高效率的数据移动

来自Speedster7t高速I/O和存储器端口的数万兆比特数据量非常的大,传统的FPGA面向比特位的可编程互连逻辑阵列的路由容量已不能满足需求,因此Speedster7t架构提供了一个可横跨和垂直跨越FPGA逻辑阵列的创新性的、高带宽的二维片上网络(NOC)。

这个2D NOC可连接到所有FPGA的高速数据和存储器接口。它们就像叠加在FPGA互连这个城市街道系统上的空中高速公路网络一样,Speedster7t的NoC支持片上处理引擎之间所需的高带宽通信。NoC中的每一行或每一列都可作为两个256位实现,单向的、行业标准的AXI通道,工作频率为2GHz,同时可为每个方向提供512 Gbps的数据流量。

通过在Speedster中实现专用2D NoC, 极大地简化了高速数据移动,并确保数据流可以轻松地定向到整个FPGA结构中的任何自定义处理引擎。最重要的是,NOC消除了传统FPGA使用可编程路由和逻辑查找表资源在整个FPGA中移动数据流中出现的拥塞和性能瓶颈。这种高性能网络不仅可以提高Speedster7t FPGA的总带宽容量,还可以在降低功耗的同时提高有效LUT容量。

以400G以太网总线带宽操作所需频率为例,传统FPGA的最佳方案是总线大小为1024 bits,但是需要的频率要达到724MHz,这在传统的FPGA中是不可能实现的。显然,对于任何400G以太网总线带宽,传统的FPGA运行速度都不够快。

相比之下,Speedster7t FPGA则可以通过2D NOC以四个256bits的总线以506MHz的工作频率来实现。

针对安全性至上和硬件确保应用的安全防护功能

Speedster7t FPGA系列产品在面临第三方攻击的威胁时,可用最先进的比特流安全保护功能应对,它们具有的多层防御能力可保护比特流的保密性和完整性。密钥是基于防篡改物理不可克隆技术(PUF)进行加密,比特流由256位的AES-GCM加密算法进行加密和验证。为了防止来自旁侧信道的攻击,比特流被分段,每个数据段使用单独导出的密钥,且解密硬件采用差分功率分析(DPA)计数器措施。 此外,2048位RSA公钥认证协议被用来激活解密和认证硬件。用户可以确信的是当他们加载其安全比特流时,它是预期的配置,这是因为它已通过RSA公钥、AES-GCM私钥和CRC校验进行了身份验证。

四款Speedster7t FPGA系列产品

Speedster7t FPGA系列目前共有4款产品,器件的大小范围为从363K至2.6M 的6输入查找表(LUT)。

在具体的性能指标方面,Achronix透露,Speedster7t FPGA系列种最强的7t1500,在其最高频率750MHz,80%利用率,每个MLP区块支持16×Int8运算的情况下,在ResNet-50训练模型下,可以实现高达8600张/秒的图像识别能力;而在Yolov2的算法之下,7t1500亦可实现1600张/秒的图像识别能力。

据Achronix CEO Robert Blake介绍,支持所有Achronix产品的ACE设计工具现已可提供,可支持包括Speedcore eFPGA和Speedchip™FPGA多晶粒封装芯片(Chiplet)。第一批用于评估的Speedster7t FPGA系列器件和开发板将于2019年第四季度提供。

小结:

从前面的介绍,我们不难看出,Speedster 7t系列FPGA,主要是通过其全新二维片上网络,以及高密度全新机器学习处理器模块阵列,实现了将FPGA的可编程性与ASIC的布线结构和计算引擎完美地结合在一起。而这与去年赛灵思推出的全新的ACAP架构也有着异曲同工之处。

需要指出的是,Achronix是目前唯一一家既提供独立FPGA芯片又提供Speedcore™嵌入式FPGA(eFPGA)半导体知识产权( IP)的公司。也就是说,芯片设计厂商可以通过购买授权的形式,将Achronix的Speedcore™嵌入式FPGA(eFPGA)的IP整合到自己的芯片设计当中,设计出符合自身需求的芯片。

而Achronix在Speedcore eFPGA IP中采用了与Speedster7t FPGA中使用的同一种技术,可支持从Speedster7t FPGA到ASIC的无缝转换。这也意味着芯片设计厂商通过与Achronix合作,也可以获得最新的Speedster7t FPGA系列的技术,并可将其转换为ASIC。Achronix CEO Robert Blake表示,该技术有望帮助客户节省高达50%的功耗并降低90%的成本。

声明:本文由入驻电子说专栏的作者撰写或者网上转载,观点仅代表作者本人,不代表电子发烧友网立场。如有侵权或者其他问题,请联系举报。侵权投诉

收藏

相关话题

评论(0)

加载更多评论

分享到

QQ空间 QQ好友 微博
取消