Vivado 中时效的处理

工欲善其事，必先利其器。我们 Designer 最看重的就是，工具趁不趁手。FPGA/SoC 开发，28nm 我们推荐您用 Vivado；20nm 开发，您只能用 Vivado；16nm 开发，Vivado 刚刚滴... 那怎么才能用好 Vivado 呢？

我们有一些“绝密”的技巧呵... ....

1 Vivado 中的设计约束详解  

了解和学习有关XDC约束，包括时序，以及物理约束相关知识。

       2 如何处理 UltraFAST 设计方法中的时序收敛  

UltraFAST设计方法培训将帮助您时序收敛阶段实现“Sign-off” 质量XDC约束。另外，还帮助您显著提高时序收敛实现效率，无论该设计有多么复杂。