Vivado 设计套件使用方法和注意事项

描述

让更多的用户受益于强大的Vivado与UltraFAST

想到要写这一系列关于工具和方法学的小文章是在半年多前,那时候Vivado已经推出两年,陆陆续续也接触了不少客户和他们的设计。我所在的部门叫做“Tools & Methodology Applications”,其实也是专为Vivado而设的一个部门,从Vivado的早期计划开始,我和我的同事们就投入到了Xilinx和Vivado的客户们的推广和支持中,我们给客户做培训,在市场活动上做报告,培训和考核代理商,也去现场支持客户的设计。两年的时间,Vivado不断成熟,客户们也从最初的焦虑抗拒到全面接受,但随着与用户更深层次的技术交流,尤其是接触了一些代理商的FAE以及他们客户的设计后,我渐渐发现其实很多Vivado的用户并没有真正了解它的好处,或者说,要么不够深入,要么就是有很多认识的偏差。也许是语言的限制,也许是对各种各样动辄上百页的PDF文档的无所适从,我能感觉到他们需要一些更直接,更有针对性的指引。

我一直在问我自己,到底有没有一种简便的方法,能够让更多Vivado的用户从我们的新技术新产品中受益,从而帮助他们更好更快地完成自己的设计?

下定决心后,我便开始从日常工作和大家的反馈中寻找普遍感兴趣的话题,分门别类、挑选实例、尽量用简洁明快的文字和一目了然的插图叙事,把一篇文章控制在十页以内。阅读这样一篇文章也许只需要你一顿午饭的时间,当你碰到一个技术问题,可以快速用关键字索引到对应的文章。作为工程师,应该比较欢迎这样的小文章吧。在此要特别感谢我的很多同事,这些文章中的不少实例和配图就是从他们创建的PPT中挑选的,我能做的就是把更多Xilinx技术专家们的经验之谈用大家熟悉的语言传播出去,传递下去。

目前已经完成的文章有三篇,分别是:《Tcl在Vivado中的应用》、《XDC约束技巧之时钟篇》和《XDC约束技巧之CDC篇》。按照计划,会继续就这两个方向延伸,Tcl方面会加上“基于Tcl的ECO流程”和“用Tcl定制FPGA设计流程”等两篇文章。XDC方面会有“XDC约束技巧之IO篇”,其中IO篇打算分成两三篇来写,会涵盖诸如SDR、DDR、系统同步,源同步等不同的接口。还有一个方向是跟Vivado的设计流程与时序收敛有关,会对Timing报告的分析,各式策略的解析等方面展开。

我希望这些文章可以继续写下去,只要Vivado还在发展,我们的用户还有更多的需求,就会有更新。当然也希望得到大家的反馈,告诉我怎样的问题困扰你们,或是需要什么方面更有针对性的指引等。

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分