资料下载
ALTERA公司的DE1 SoC FPGA开发板的培训教程免费下载
执笔画浮沉
分享资料个
本文档的主要内容详细介绍的是ALTERA公司的DE1 SoC FPGA开发板的培训教程免费下载包括了：第1章 DE1-SOC 快速入门，第2章 DE1-SOC 硬件实验，第3章 DE1-SOC 软件实验（二），第4章 DE1-SOC 软件实验（二），第5章 DE1-SOC 软件实验（三），第6章 进阶实验，第7章 DS-5 （ALTERA EDTION） 应用设计
Quartus II 是进行 Altera FPGA/CPLD 开发最基本也是最重要的一套工具， 从设计的输入到系统合成进而产生编译文件都由此套工具完成。 需要安装的软件版本为： Quartus II Web 版本 v13.1。
DE1-SoC 开发板上的 Target FPGA 使用了 Altera Cyclone V SoC FPGA. Cyclone® V SoC FPGA 在一个基于 ARM 的用户可定制芯片系统（SoC）中集成了分立处理器（HPS）、FPGA 和数字信号处理（DSP）功能。HPS 是基于 ARM Cortex-A9 Dual-core 处理器，具有丰富外设和存储接口（DDR2/3）等。虽然 HPS 和 FPGA 能够独立工作，但是他们通过高性能 AXI 总线桥接（bridge）实现高速宽带行数据通信，这个总线是双向的，HPS 总线主机能够通过 HPS 至 FPGA 桥接访问 FPGA 架构中的总线及其外设。所有桥接兼容 AXI-3/4，支持同时读写操作，相似的，FPGA 架构中的总线主机能够通过 FPGA 至 HPS 桥接访问 HPS 总线及其外设。所以 FPGA 系统设计将会以更佳的性能和灵活性呈现给设计者。
本文将会指导用户如何在 DE1-SoC 上运行 embedded Linux system，基于 linux system 编写示例应用程序，实现 HPS 控制 FPGA 总线（Avalon memory-mapped，以下简称 avmm）相连的 LED。通过这个实验用户可以了解如下相关知识：
建立一个 SoC based FPGA hardware 系统
HPS 组件在 Qsys 内的设定（based on DE1-SoC board）
FPGA avmm 外设和 HPS 桥接
生成 Preloader 和 Device Tree（based on DE1-SoC board）
编译 linux 应用程序
Linux 下控制 HPS 的外设
HPS 总线到 FPGA 总线的 Address Mapping
HPS 控制 FPGA 端的 LED（based on DE1-SoC board）
基于 SoC 的 FPGA 嵌入式系统硬件与软件的开发流程如图 2-1 所示。首先要基于 Qsys 规划系统需要的外设，包括 HPS 与 FPGA 各自的接口。HPS 外设只需要根据 DE1-SoC 硬件属性进行设定即可，FPGA 外设依旧是通过 IP 模块的方式添加。然后建立各个模块间的连接（时钟，复位，总线），最后产生出硬件与软件开发各自所需的档案。
硬件开发和以往传统的基于 NiosII 的 FPGA 设计流程相同，使用 Quartus 加入 Qsys 以及用户逻辑，然后设定 FPGA 管脚分配，最后综合编译产生 .sof 编程档案。软件的开发则通过 Altera 的 SoCEDS 开发工具将 Qsys 所做的 HPS 硬件设定转换成产生 Preloader、uboot 和 Device Tree 所需的输入文件。这些文件可以协助 HPS 在 DE1-SoC 上运行 embedded linux system，linux 内核解析需要挂载硬件外设并完成 boot。然后开发基于 linux 操作系统的应用程序并在 DE1-SoC 上运行。应用程序可以实现 HPS 和 FPGA 协同工作完成定制化设计。首先大致介绍下 Boot SD card 的制作流程，一般从系统设计开始到生成一个可以 boot linux 操作系统的 SD Card，其所需要的软件工具与生成档案与如
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
- 相关下载
- 相关文章
