• 哈工大四系FPGA上机实验编程部分

  • 在当今要求最苛刻的数字信号处理(DSP)系统设计和开发中,赛灵思的FPGA产品扮演着越来越重要的角色,这一点并非偶然。经过二十多年的研究和工程开发,以及与数百家DSP客户的密切合作,赛灵思的FPGA产品已经演化为高价值的DSP解决方案平台,在性能、灵活性、上市时间以及产品寿命方面都提升到了极高的水平,同时还大大降低了总体系统成本和功耗。 众所周知,FPGA能够利用高度并行结构在单个时钟周期内完成复杂算法。目前的FPGA在单个器件内能够

  • NI公司,CRIO9066的详细资料,使用手册。

  • 【导读】为了满足人工智能、机器学习、无人驾驶、ADAS等应用提出的越来越高的特殊计算需求,Achronix宣布为其eFPGA IP解决方案推出Speedcore定制单元块,这是一种可以将功耗和面积降至最低、同时将数据流通量最大化的解决方案。

  • SPI 接口应用十分广泛,在很多情况下,人们会用软件模拟的方法来产生SPI 时序或是采用带SPI 功能模块的MCU。但随着可编程逻辑技术的发展,人们往往需要自己设计简单的SPI 发送模块。本文介绍一种基于FPGA 的将并行数据以SPI 串行方式自动发送出去的方法。 二、关键字: VHDL、FPGA、SPI、串行数据输出选择模块、移位脉冲产生模块、SPI 时钟采集信号和无相移的SPI 基准时钟产生模块、SPI 时钟输出选择模块、8bit SPI 时钟采集生成模块、16bit SPI 时钟采集生成

  • FPGA 动态局部重配置技术是近几年才发展起来的一项新技术。这项技术可以使 FPGA运行时,通过 JTAG或 SelectMAP(ICAP)动态重配置部分区域,而不影响非重配置区域的正常工作。 在现代的工业自控当中对大型工业流程的分散处理、统一管理成本较高,而且设备的工业级实时监测系统和视频监控系统都需要进行大量的处理,使得成本高,但集中调控性不强,而本系统通过对 FPGA 的区域配置,将上述功能集于一身;不仅成本低廉,体积较小,并且工业级效率也会

  • Speedcore嵌入式FPGA(eFPGA)IP产品可以被嵌入到一款ASIC或者SoC之中,客户通过细化其所需的逻辑功能、RAM存储器和DSP资源,然后Achronix将配置Speedcore IP以满足其个性化的需求。Speedcore查找表(LUT)、RAM单元、DSP64单元和定制单元块能够以灵活的纵列方式组合在一起,为客户的应用创建最优化的可编程功能。

  • 数字存储示波器作为测试技术的重要,工具,被广泛应用于各个领域,并逐步取代传统模拟示波器。其采样数据是波形运算和分析的基础,直接影响到整个数字存储示波器的准确性。从这点出来,提出采用现场可编程逻轧器件(FPGA)作为数字存储示波器采样控制系统的核心,从芯片间有效协助的角度,基于FPGA 设计ARM 接[ ]通信控制模块和外围芯片驱动功能模块,以FPGA 为核心有效地组织其它芯片,共同完成数字存储示波器数据采样过程,确保数据按需

  • 1 Xilinx 的的的 EAPR 局部重构流程 EAPR(early access partial reconfiguration)与基于模块(modulebased)流程相比,有以下的主要区别: I 移除了 Virtex-II 器件局部可重配置(PR)中对于局部可重配置区域必须是整列的要求,EAPR 设计流程中,允许 PR 区域为任意矩形区域; II 总线宏使用基于 SLICE 来实现,而不是基于 TBUF 的总线宏,这就使得允许使用的总线宏的密度更密; III EAPR 流程中允许基于模块设计中的全局信号直接穿越局部可重配置区域,而不必使用总线宏。这一

  • 许多数字处理系统都会使用FPGA,原因是FPGA 有大量的专用DSP 以及block RAM资源,可以用于实现并行和流水线算法。因此,通常情况下,FPGA 都要和高性能的ADC和DAC 进行接[ ],比如e2v EV10AQ190 低功耗四通道10-bit 1.25 Gsps ADC 和EV12DS130A 内建4/2:1MUX 的低功耗12-bit 3 Gsps DAC。通常情况下,这些转换器的采样率都达到了GHZ 的级别。对。工程师团队来说,除了混合信号电!路板布局之外,理解和使用这些高性能的设备也是一个挑战。 这些e2v 数据转换器具有带宽宽、