搜索内容
登录
Verilog
28人关注
Verilog HDL是一种硬件描述语言(HDL:Hardware Description Language),以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。
...展开
677
文章
652
视频
909
帖子
109296
阅读
关注标签,获取最新内容
全部
技术
资讯
资料
帖子
视频
方案
字传输不变的3种大小端处理方式
2024-04-02
137阅读
FPGA开源项目:Verilog常用可综合IP模块库
2024-03-29
131阅读
fpga要学哪些东西
2024-03-27
232阅读
fpga开发需要掌握哪些编程语言
2024-03-27
385阅读
IC设计中值得解决的小问题—screen如何兼容256Color
2024-03-21
1043阅读
基于FPGA的并行ADC与DAC Verilog实现案例
2024-03-21
336阅读
fpga语言是什么?fpga语言与c语言的区别
2024-03-15
367阅读
fpga通用语言是什么
2024-03-15
168阅读
fpga三种编程语言
2024-03-15
318阅读
fpga用什么语言编程
2024-03-14
735阅读
网表时序仿真案例:浅说$width语法
2024-03-01
450阅读
verilog中input和output作用
2024-02-23
676阅读
verilog中端口类型有哪三种
2024-02-23
490阅读
verilog与其他编程语言的接口机制
2024-02-23
199阅读
verilog调用模块端口对应方式
2024-02-23
376阅读
verilog双向端口的使用
2024-02-23
309阅读
verilog inout用法与仿真
2024-02-23
381阅读
verilog中repeat必须用begin和end吗
2024-02-23
220阅读
verilog中initial和always的区别
2024-02-22
429阅读
verilog中for循环是串行执行还是并行执行
2024-02-22
640阅读
上一页
1
/
65
下一页
相关推荐
更多 >
IOT
海思
STM32F103C8T6
数字隔离
硬件工程师
wifi模块
74ls74
UHD
MPU6050
Protues
STC12C5A60S2
×
20
完善资料,
赚取积分