NB4L16M 转换器 2.5 V / 3.3 V 5 Gb / s多电平 时钟/数据输入到CML 驱动器/接收器/缓冲器 带内部端接

KANA 发表于 2019-07-31 17:02:19

数据: 数据表:转换器,2.5 V / 3.3 V,5 Gb / s多电平,时钟/数据输入到CML,驱动器/接收器/缓冲器,带内部端接

NB4L16M是差分驱动器/接收器/缓冲器/转换器,可接受LVPECL,LVDS,CML,LVCMOS / LVTTL并产生400 mV CML输出。该器件采用3x3 mm 16引脚QFN封装。
差分输入采用内部50Ω端接电阻,可接受LVPECL(正ECL),LVTTL / LVCMOS,CML或LVDS。差分16 mA CML输出提供匹配的内部50端接,当外部接收器端接时为400 mV输出摆幅,50Ω至VCC。这些功能在接收器和驱动器端​​提供芯片上的传输线端接,从而无需使用额外的外部元件。
VBB是内部生成的电源,仅适用于此设备。对于单端输入配置,未使用的互补差分输入连接到VBB作为开关参考电压。 VBB参考输出还可用于重新偏置电容耦合的差分或单端输出信号。对于电容耦合输入信号,VBB应连接到VTD引脚,并使用0.01μF电容旁路至地。不使用时,VBB应保持打开状态。
特性
  • 最大输入时钟频率> 3.5 GHz典型
  • 最大输入数据频率> 5 Gb / s典型值
  • 220 ps典型传播延迟
  • 65 ps典型的上升和下降时间
  • CML输出,工作范围:VCC = 2.375 V至3.8 V,VEE = 0 V
  • CML输出电平(400 mV峰峰值输出),仅差分输出
  • 50Ω内部输入和输出端接电阻器
  • 功能与现有的2.5 V / 3.3 V LVEL兼容,LVEP,EP和SG器件
  • 无铅封装可用
应用
  • OC-3到OC-48 SONET / SDH数据缓冲
  • 3.2Gb / s XAUI数据缓冲

电路图、引脚图和封装图




技术文档

数据手册(1)

收藏

相关话题
文章来源栏目
+加入圈子

评论(0)

加载更多评论

参与评论

分享到

QQ空间 QQ好友 微博
取消