SERDES PCB布局的设计怎样规则的检查

描述

尽管以比并行接口快得多的速度运行,SERDES总线往往更容易实现,因为需要克服一组特定的问题。只要SERDES接口的高级架构是合理的,SERDES总线的成功实现就归结为“实现细节”。这些细节通常必须通过手动检查布线板进行验证,但是自动检测方法,通过使用设计规则检查(DRC)促进了这一点,可以使审查SERDES总线的任务变得更加容易。以下是DRC有用的示例:
针对差分阻抗
SERDES总线采用差分走线布线,需要针对特定的差分阻抗。目标阻抗通常为100欧姆差分,但85和90欧姆差分的值也很常见。必须沿着路径保持这种差分阻抗,以最小化反射并最大化接收器处眼图中的开口。阻抗不连续性可以以过孔的形式出现(稍后将详细介绍),芯片分支区域中的缩颈,用于保持长度匹配的调整循环,或者目标迹线宽度和/或间距发生变化的任何位置。


如果目标走线宽度和/或间距发生变化,可能会出现芯片突破区域和调谐环路中的颈缩等阻抗不连续性。




 

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分