混合信号PCB设计如何去布局布线

　　模拟电路的工作依赖连续变化的电流和电压。数字电路的工作依赖在接收端根据预先定义的电压电平或门限对高电平或低电平的检测，它相当于判断逻辑状态的“真”或“假”。在数字电路的高电平和低电平之间，存在“灰色”区域，在此区域数字电路有时表现出模拟效应，例如当从低电平向高电平（状态）跳变时，如果数字信号跳变的速度足够快，则将产生过冲和回铃反射现象。对于现代板极设计来说，混合信号PCB的概念比较模糊，这是因为即使在纯粹的“数字”器件中，仍然存在模拟电路和模拟效应。因此，在设计初期，为了可靠实现严格的时序分配，必须对模拟效应进行仿真。实际上，除了通信产品必须具备无故障持续工作数年的可靠性之外，大量生产的低成本/高性能消费类产品中特别需要对模拟效应进行仿真。（麦|斯|艾|姆|问您提供文章。）

　　现代混合信号PCB设计的另一个难点是不同数字逻辑的器件越来越多，比如GTL、LVTTL、LVCMOS及LVDS逻辑，每种逻辑电路的逻辑门限和电压摆幅都不同，但是，这些不同逻辑门限和电压摆幅的电路必须共同设计在一块PCB上。在此，通过透彻分析高密度、高性能、混合信号PCB的布局和布线设计，你可以掌握成功策略和技术。

　　混合信号PCB设计的布局和布线方法解析

　　混合信号电路布线基础

　　当数字和模拟电路在同一块板卡上共享相同的元件时，电路的布局及布线必须讲究方法。

　　在混合信号PCB设计中，对电源走线有特别的要求并且要求模拟噪声和数字电路噪声相互隔离以避免噪声耦合，这样一来布局和布线的复杂性就增加了。对电源传输线的特殊需求以及隔离模拟和数字电路之间噪声耦合的要求，使混合信号PCB的布局和布线的复杂性进一步增加。

　　如果将A/D转换器中模拟放大器的电源和A/D转换器的数字电源接在一起，则很有可能造成模拟部分和数字部分电路的相互影响。或许，由于输入/输出连接器位置的缘故，布局方案必须把数字和模拟电路的布线混合在一起。

　　在布局和布线之前，工程师要弄清楚布局和布线方案的基本弱点。即使存在虚假判断，大部分工程师倾向利用布局和布线信息来识别潜在的电气影响。

　　现代混合信号PCB的布局和布线

　　下面将通过OC48接口卡的设计来阐述混合信号PCB布局和布线的技术。OC48代表光载波标准48，基本上面向2.5Gb串行光通讯，它是现代通讯设备中高容量光通讯标准的一种。OC48接口卡包含若干典型混合信号PCB的布局和布线问题，其布局和布线过程将指明解决混合信号PCB布局方案的顺序和步骤。

　　OC48卡包含一个实现光信号和模拟电信号双向转换的光收发器。模拟信号输入或输出数字信号处理器，DSP将这些模拟信号转换为数字逻辑电平，从而可与微处理器、可编程门阵列以及在OC48卡上的DSP和微处理器的系统接口电路相连接。独立的锁相环、电源滤波器和本地参考电压源也集成在一起。

　　其中，微处理器是一个多电源器件，主电源为2V，3.3V的I/O信号电源由板上其他数字器件共享。独立数字时钟源为OC48I/O、微处理器和系统I/O提供时钟。

　　经过检查不同功能电路块的布局和布线要求，初步建议采用12层板，如图3所示。微带和带状线层的配置可以安全地减少邻近走线层的耦合并改善阻抗控制。第一层和第二层之间设置接地层，将把敏感的模拟参考源、CPU核和PLL滤波器电源的布线与在第一层的微处理器和DSP器件相隔离。电源和接地层总是成对出现的，与OC48卡上为共享3.3V电源层所做的一样。这样将降低电源和地之间的阻抗，从而减少电源信号上的噪声。

　　要避免在邻近电源层的地方走数字时钟线和高频模拟信号线，否则，电源信号的噪声将耦合到敏感的模拟信号之中。

　　要根据数字信号布线的需要，仔细考虑利用电源和模拟接地层的开口（split），特别是在混合信号器件的输入和输出端。在邻近信号层穿过一开口走线会造成阻抗不连续和不良的传输线回路。这些都会造成信号质量、时序和EMI问题。

　　有时增加若干接地层，或在一个器件下面为本地电源层或接地层使用若干外围层，就可以取消开口并避免出现上述问题，在OC48接口卡上就采用了多个接地层。保持开口层和布线层位置的层叠对称可以避免卡变形并简化制作过程。由于1盎司覆铜板耐大电流的能力强，3.3V电源层和对应的接地层要采用1盎司覆铜板，其它层可以采用0.5盎司覆铜板，这样，可以降低暂态高电流或尖峰期间引起的电压波动。

　　如果你从接地层往上设计一个复杂的系统，应采用0.093英寸和0.100英寸厚度的卡以支撑布线层及接地隔离层。卡的厚度还必须根据过孔焊盘和孔的布线特征尺寸调整，以便使钻孔直径与成品卡厚度的宽高比不超过制造商提供的金属化孔的宽高比。

　　如果要用最少的布线层数设计一个低成本、高产量的商业产品，则在布局或布线之前，要仔细考虑混合信号PCB上所有特殊电源的布线细节。在开始布局和布线之前，要让目标制造商复查初步的分层方案。基本上要根据成品的厚度、层数、铜的重量、阻抗（带容差）和最小的过孔焊盘和孔的尺寸来分层，制造商应该书面提供分层建议。

　　建议中要包含所有受控阻抗带状线和微带线的配置实例。要将你对阻抗的预测与制造商对阻抗的结合起来考虑，然后，利用这些阻抗预测可以验证用于开发CAD布线规则的仿真工具中的信号布线特性。

　　OC48卡的布局

　　在光收发器和DSP之间的高速模拟信号对外部噪声非常敏感。同样，所有特殊电源和参考电压电路也使该卡的模拟和数字电源传输电路之间产生大量的耦合。有时，受机壳形状的限

　　制，不得不设计高密度板卡。由于外部光缆接入卡的方位和光收发器部分元件尺寸较高，使收发器在卡中的位置很大程度上被固定死。系统I/O连接器位置和信号分配也是固定的。这是布局之前必须完成的基础工作（见图4）。

　　与大多数成功的高密度模拟布局和布线方案一样，布局要满足布线的要求，布局和布线的要求必须互相兼顾。对一块混合信号PCB的模拟部分和2V工作电压的本地CPU内核，不推荐采用“先布局后布线”的方法。对OC48卡来说，DSP模拟电路部分包含有模拟参考电压和模拟电源旁路电容的部分应首先互动布线。完成布线后，具有模拟元件和布线的整个DSP要放到距离光收发器足够近的地方，充分保证高速模拟差分信号到DSP的布线长度最短、弯曲和过孔最少。差分布局和布线的对称性将减少共模噪声的影响。但是，在布线之前很难预测布局的最佳方案（见图5）。

　　要向芯片分销商咨询PCB排板的设计指南。在按照指南设计之前，要与分销商的应用工程师充分交流。许多芯片分销商对提供高质量的布板建议有严格的时间限制。有时，他们提供的解决方案对于使用该器件的“一级客户”是可行的。在信号完整性（SI）设计领域，新器件的信号完整性设计特别重要。根据分销商的基本指南并与封装中每条电源和接地引脚的特定要求相结合，就可以开始对集成了DSP和微处理器的OC48卡布局布线。

　　高频模拟部分的位置和布线确定后，就可以按照框图中所示的分组方法放置其余的数字电路。要注意仔细设计下列电路：对模拟信号灵敏度高的CPU中PLL电源滤波电路的位置；本地CPU内核电压调整器；用于“数字”微处理器的参考电压电路。

　　数字布线的电气和制造准则规范此时才可以恰当地应用到设计之中。前述对高速数字总线和时钟信号的信号完整性的设计，揭示出一些对处理器总线、平衡Ts及某些时钟信号布线的时滞匹配的特殊布线拓扑要求。但是你或许不知道，也有人提出更新的建议，即增加若干端接电阻。

　　在解决问题的过程中，布板阶段做一些调整是当然的事。但是，在开始布线之前，很重要的一步是按照布局方案验证数字部分的时序。此时此刻，对板卡进行完整DFM/DFT布局复查将有助于确保该卡满足客户的需要。

　　OC48卡的数字布线

　　对于数字器件电源线和混合信号DSP的数字部分，数字布线要从SMD出路图（escape patterns）开始。要采用装配工艺允许的最短和最宽的印制线。对于高频器件来说，电源的印制线相当于小电感，它将恶化电源噪声，使模拟和数字电路之间产生不期望的耦合。电源印制线越长，电感越大。

　　采用数字旁路电容可以得到最佳的布局和布线方案。简言之，根据需要微调旁路电容的位置，使之安装方便并分布在数字部件和混合信号器件数字部分的周围。要采用同样的“最短和最宽的走线”方法对旁路电容出路图进行布线。

　　当电源分支要穿过连续的平面时（如OC48接口卡上的3.3V电源层），则电源引脚和旁路电容本身不必共享相同的出口图，就可以得到最低的电感和ESR旁路。在OC48接口卡这样的混合信号PCB上，要特别注意电源分支的布线。记住，要在整个卡上以矩阵排列的形式放置额外的旁路电容，即使在无源器件附近也要放置

　　电源出路图确定之后，就可以开始自动布线。OC48卡上的ATE测试触点要在逻辑设计时定义。要确保ATE接触到100%的节点。为了以0.070英寸的最小ATE测试探头实现ATE测试，必须保留引出过孔（breakout via）的位置，以保证电源层不会被过孔的反面焊盘（antipads）交叉所隔断。

　　如果要采用一个电源和接地层开口（split）方案，应在平行于开口的邻近布线层上选择偏移层（layer bias）。在邻近层上按该开口区域的周长定义禁止布线区，防止布线进入。如果布线必须穿过开口区域到另一层，应确保与布线相邻的另一层为连续的接地层。这将减少反射路径。让旁路电容跨过开口的电源层对一些数字信号的布板有好处，但不推荐在数字和模拟电源层之间进行桥接，这是因为噪声会通过旁路电容互相耦合。

　　若干最新的自动布线应用程序能够对高密度多层数字电路进行布线。初步布线阶段要在SMD出口中使用0.050英寸大尺寸过孔间距和考虑所使用的封装类型，后续布线阶段要容许过孔的位置互相靠得比较近，这样所有工具都能实现最高的布通率和最低的过孔数。由于OC48处理器总线采用一种改进的星形拓扑结构，在自动布线时其优先级最高。

　　总结

　　OC48卡布板完成之后要进行信号完整性核查和时序仿真。仿真证明布线指导达到预期的要求并改善了第二层总线的时序指标。最后进行设计规则检查、最终制造的复查、光罩和复查并签发给制造者，则布板任务才正式结束。

　　责任编辑：ct