了解如何利用开关式电容滤波器来节省空间并提高滤波器性能

来自物联网 (IoT) 和创客项目的传感器模拟信号在通过模数转换器 (ADC) 进行数字化之前，需要一定程度的信号处理。然而，这一模拟信号处理级可能存在体积庞大、成本高、精度低和温度不稳定等问题。通过使用开关式电容滤波器进行抗混叠，设计人员不仅可以大大缓解这些问题，而且可以简化设计过程。

为保证在 ADC 之前对传感器信号实施正确的带宽限制，需要使用抗混叠低通滤波器。典型的无源低通滤波器需要笨重的电感器和大电容器，而有源电阻电容 (RC) 滤波器则需要较大的 RC 时间常数。两种情况下，滤波器对 RC 元件公差和温度稳定性都很敏感。

此外，由于在集成电路内难以实现具有合理精度的大电阻值，因而需要在 IC 设计中使用外部电阻器和电容器，从而增加了滤波器的元件数量、成本、复杂性和体积。

为解决这些问题，设计人员应考虑采用开关电容器架构，以提高滤波器的精度和容积效率。这些设计凭借精确定时的开关元件来控制电容器之间的电荷转移，从而提供等效电阻。电容器和相关开关可采用单片形式轻松实现。

本文将详细介绍作为无源和有源滤波器替代方案的开关式电容滤波器 (SCF) 的工作原理，并提供多个解决方案示例来展示其实施方法。

何为混叠？

包括 ADC 和 DAC 在内的采样数据系统必须符合奈奎斯特准则，该准则规定，必须以输入端最高频率两倍以上的频率对器件进行采样。如果因采样频率过低而违背了奈奎斯特准则，则滤波器的频率通带会出现有害的杂散信号（图 1）。

图 1：采样速率低于输入信号带宽两倍时会造成混叠现象。采样频率下边带图像中的信号分量被外差到基带信号中，导致了无法消除的失真。（图片来源： Digi-Key Electronics）

上图显示的是以高于信号带宽两倍的频率采样取得的时域信号（左）。右侧频域视图显示，DC 到 fBW 的基带信号与采样频率 (fS) 的下边带图像彼此分离。

下面两幅图显示的是发生混叠的情况。时域信号（左）的采样频率低于信号带宽的两倍，违反了奈奎斯特准则。在频谱图（右）中，采样频率向左移动，反映出较低的采样率。采样时钟图像的下边带现在与基带信号发生重叠，导致杂散信号与频谱混杂在一起。一旦发生这种情况，原始信号将不可恢复。

目前有两种常用方法可以防止混叠。第一种方法是使用低通滤波器来限制 ADC 输入的带宽，即引入开关式电容滤波器 (SCF)。此方法还可将采样率提高到足以保证采样率远远超过输入信号带宽。

配置为低通滤波器的 SCF 在防止混叠方面有着出色的表现；但它们同样是采样数据系统，也必须符合奈奎斯特准则。不过，SCF 是通过要求采样频率高达输入信号带宽五十到一百倍的方式来避免混叠的，这为防止混叠提供了足够的防护带。如果使用较低的采样频率，则可以在 SCF 之前使用简单的抗混叠滤波器来防止混叠。大多数情况下，这些滤波器可以采用简单的单极 RC 低通滤波器。

开关电容器与连续时间滤波器

使用简单的单极 RC 低通滤波器可以轻松地比较 SCF 与连续时间滤波器（图 2）。

图 2：连续时间 RC 低通滤波器与 SCF 的比较结果表明，开关电容器起到了电阻器的作用。（图片来源： Digi-Key Electronics）

上面的原理图显示了简单的单极 RC 低通滤波器。-3 分贝 (dB) 带宽可以用等式 1 表示：

低频滤波器截止需要较大的电阻值。如果将这样的电阻器集成到单片 IC 中，电阻容差大约在 20％ - 50％。

图 1 下面的原理图是采用开关电容器实现的相同低通滤波器。开关 S1 和 S2 由频率为 fS 的非重叠时钟 j1 和 j2 进行驱动。S1 首先将输入电容器 C2 连接到输入 VIN。然后 S1 打开，S2 关闭，让 C2 与 C1 共享其电荷。从输入 (VIN) 转移到输出 (VOUT) 的电荷使用等式 2 进行计算：

从输入到输出的平均电流是电荷的时间积分，如等式 3 所示：

该等式是通过开关电容器电路的电流的欧姆定律表述。根据该表述，可使用等式 4 计算等效电阻：

因此，对于 200 千赫 (kHz) 的时钟频率和 5 皮法 (pF) 的开关电容值，等效电阻为 1 兆欧 (MΩ)。

将该等效电阻代入单极低通滤波器带宽的公式中，我们得到等式 5 中所示的 SCF 版本：

在开关电容器配置中，带宽取决于采样或时钟频率，以及开关电容器 C2 与积分电容器 C1 的比率。在单片 IC 结构中，电阻器被小值电容器和开关取代，在 IC 中集成这两种元件相对容易，仅占用芯片上的一小块面积。

滤波器的截止频率与采样时钟频率成正比，因此时钟可用于调谐滤波器，这是一项重要的灵活性特征。采用高质量的采样时钟源可确保时钟频率的精度和稳定性，进而保证滤波器的转折频率。

还要注意的是，截止频率与电容值比率成正比，在 IC 结构中，该比率可保持在小于 0.1% 的容差水平。温度变化会同时影响两个电容器，因此这一比率趋于保持恒定。

开关式电容滤波器的构件

滤波器是围绕配置为积分器的无功元件构建的。一般来说，滤波器设计可为每个积分器获得一个极点。在模拟积分器设计中，开关电容器可取代电阻元件（图 3）。

图 3：开关电容器取代模拟积分器中的电阻元件。使用由两相时钟驱动的 CMOS FET 实现开关元件。（图片来源： Digi-Key Electronics）

开关电容器用于取代模拟积分器中的电阻器。开关是使用两个由非重叠 j1 和 j2 时钟驱动的 CMOS FET 来完成的。

在实践中，类似双极通用状态变量设计这样的模拟滤波器可作为 CMOS 开关式电容滤波器来执行（图 4）。

图 4：双极状态变量通用滤波器与 SCF 的比较。两种滤波器均为通用滤波器，可提供高通、低通和带通输出（图片来源：Digi-Key Electronics (A) 和 Texas Instruments (B)）

SCF (B) 实际上是 Texas Instruments 公司 MF10CCWMX/NOPB 双通用 SCF 的功能框图。与模拟状态变量滤波器一样，这种滤波器的每个部分包含两个积分器级。这种情况下，它们是开关电容积分器。每个部分都能实现一个最大截止频率为 30kHz 的双极二阶滤波器。连接这两个部分便可在单个 IC 封装中实现一个四阶滤波器。它不需要任何外部电容器，只需要电阻器和一个目标截止频率 50 或 100 倍的时钟。

使用 MF10 的两个部分来创建 1KHz 低通滤波器的 SCF 实现示例（图 5）。

图 5：使用 MF10 SCF IC 实现的四阶 1kHz 低通滤波器。（图片来源： Texas Instruments）

积分电容器和开关电容器均位于 20 针 IC 内部。唯一用于设置滤波器特性的外部元件是电阻器。该电路设计配置了使用单个 10 伏电源的 MF10。时钟频率是 1kHz 截止频率的 100 倍。

使用 SCF 进行设计

供应商可提供设计工具来加速设计阶段。例如 Analog Devices 的 LTC1060 双极通用滤波器构件 IC，该公司的 LTspice XVII 仿真程序可支持该 IC（图 6）。

图 6：在 Analog Devices 的 LTspice XVII 中建模的 4 极低通滤波器设计，显示了原理图和频率/相位响应曲线。（图片来源： Digi-Key Electronics）

Analog Devices 提供了 LTC1060 滤波器构件的 Spice 模型。这是一款双极通用 SCF IC，工作频率高达 30 kHz，最大时钟速率为 500 kHz。每个滤波器部分包含两个积分器，每个部分提供两个极点。凭借六种工作模式，可以配置为低通、高通、带通或带阻滤波器。该设计示例结合了 IC 的两个部分，创建了一个时钟频率为10 kHz 的 4 极 200Hz 低通滤波器，其中仅使用了七个电阻器，没有任何电容器或电感器。

除了这些通用滤波器之外，还有特定滤波器类型的 SCF。主要供应商可提供贝塞尔、巴特沃斯、椭圆和线性相位滤波器配置。

结论

如上所示，SCF 可提供能够在集成电路上轻松实现的精确频谱控制功能。与基于模拟 RC 的滤波器相比，SCF 在性能、尺寸和成本方面均有改善，在有源滤波器的情况下，SCF 无需外部无功元件即可做到。还有一个强大的优势，即滤波器的频率特性可通过改变时钟频率进行实时更改。