四层板叠加的常用选项介绍

本文介绍了四层板叠加的常用选项。

PCB叠层是指构成电路板的铜层和绝缘层的排列。我们选择的叠加可以通过几种不同的方式在电路板性能中发挥重要作用。例如，良好的叠层可以降低电路板接地结构的阻抗并限制辐射和串扰。

电源和接地层的叠层

图4和图2显示了四层板的两种常见叠层。对于这两块板，订单这些层的厚度完全相同，但它们的厚度不同。这似乎是一个小修改，但我们会看到不同层之间的适当间距可以提高电路板性能。

图1。图片由电磁兼容工程提供。

图2。图片由电磁兼容工程提供。

如您所见，两个信号层都位于平面层（地平面或电源平面）旁边。因此，给定信号的返回电流可以在相邻平面上流动。这通过最小化由电流产生的环路面积来最小化电流返回路径电感。低电感返回路径可改善噪声性能并减少电路板辐射（差分和共模发射）。

通常，与实施的相同电路相比，四层电路板的辐射可降低约20 dB在双层板上。保持信号接近实心平面是这里发挥作用的关键因素。因此，为了进一步改善噪声和EMI性能，我们可以使信号层与其相邻平面之间的绝缘体更薄。这个简单的技巧为我们提供了图2所示的改进的叠层，其中信号层和平面之间的耦合以降低地面和电源平面之间的耦合为代价而增加。这可能不是严重的缺点，因为实际上这两个堆叠中的任何一个都不能提供足够的平面到平面耦合。我们将在一分钟内更详细地讨论这个问题。请注意，两个叠层具有相同的整体电路板厚度。

图1和图2的叠层是常用的，但它们有两个缺点，这两个缺点都来自于地面的事实和电源层彼此不够接近，因此，它们之间只存在很小的平面间电容。

常规四层堆栈的缺点

图1和图2中的堆栈的第一个问题出现在跟踪将层从第1层更改为4或反之亦然。如图3所示。

图3. 图片由Altium提供。

该图显示当信号迹线从第1层到第4层（红线）时，返回电流也必须改变平面（蓝线）。如果信号的频率足够高并且平面靠近在一起，则返回电流可以流过地面和电源平面之间存在的平面间电容。然而，没有直接导电连接的返回电流会在返回路径中产生中断，我们可以将这种中断视为平面之间的阻抗（见图4）。

图4。图片由电磁兼容工程提供。

如果层间电容不够大，电场将扩散到电路板的相对较大区域，这样平面之间的阻抗就会减小，返回电流也会流动回到顶层飞机。在这种情况下，由此信号创建的字段可能会干扰更改图层的附近信号的字段。这根本不是所希望的。不幸的是，在0.062英寸的4层电路板上，这些平面彼此远离（至少0.020英寸，如图1和图2所示），并且平面电容很小。因此，我们将有上述电场干扰。这可能不会导致信号完整性问题，但我们肯定会产生更多的EMI。这就是为什么在使用图1和图2所示的叠层时，我们最好避免更换层，特别是对于时钟等高频信号。

添加去耦通常是一种好习惯。电容靠近过渡通孔，以降低返回电流的阻抗（见图5）。然而，这种去耦电容器对于非常高频的信号是无效的，因为它们的自谐振频率低。对于频率高于约200-300 MHz的交流信号，我们不能依靠去耦电容来创建低阻抗返回路径。因此，我们需要一个去耦电容（低于200-300 MHz）和一个相对较大的内层电容，用于更高的频率。

图5图片由Altium提供。

通过不改变关键信号层可以避免上述问题。然而，四层板的小型内部电容导致另一个严重问题：功率输送。时钟数字IC通常需要大的瞬态电源电流。随着IC输出的上升/下降时间减少，我们需要以更高的速率提供能量。为了提供充电源，我们通常将去耦电容放置在非常靠近每个逻辑IC的位置。然而，存在一个问题：当我们超越自谐振频率时，去耦电容不能有效地存储和传递能量，因为在这些频率下，电容器将像电感器一样工作。

从今天的大部分时间开始IC具有快速上升/下降时间（约500 ps），我们需要额外的去耦结构，其自谐振频率高于去耦电容的自谐振频率。板的平面间电容可以是有效的去耦结构，只要这些平面彼此足够接近以提供足够的电容即可。因此，除了采用常用的去耦电容外，我们更倾向于使用紧密间隔的电源和接地层，为数字IC提供瞬态功率。

请注意，我们之间通常没有薄的绝缘体。由于共同的板制造工艺，四层板的第二和第三层。在第2层和第3层之间使用薄绝缘体的四层板可能比传统的四层板成本高得多。

两个改进的叠层

下面的图6和图7显示了两层改进的四层板叠加。

图6. 图片由电磁兼容工程提供。

图7。图片由电磁兼容性工程提供。

与图1和图2的叠层一样，信号走线应与平面相邻，电流返回路径电感应最小化。在这方面，图6中的叠层可能并不理想，因为安装的元件将阻止我们在第1层上具有坚固的接地层。假设我们可以将大部分信号走线布线在地平面的实体部分上，我们观察到信号层和平面之间的绝缘体很薄，这是非常需要的。

图6和图7中的叠层有两个接地层。这使我们能够采用低阻抗接地结构并减少共模辐射。而且，在图6中，接地平面包围信号层。作为屏蔽，平面可以包含来自高速信号迹线的辐射。我们甚至可以在电路板的外围放置缝合过孔，将两个接地层连接在一起。这将创建法拉第笼并进一步包含辐射。图7中的叠层平面不能作为屏蔽。

通过这两个叠层，我们没有电源平面。我们可以使用电力灌注或网格电源结构。如果我们可以对信号和电源走线进行布线并将元件安装在一层（第1层）上，那么可以采用图7中的叠层（这种叠层具有坚固的接地层）。但是，如果我们没有足够的空间用于所有这些，我们可以使用图6中的叠加。

虽然这两个叠层没有固态电源平面，但是电源注入是靠近地平面。结果，功率注入和接地平面将产生相对大的电容，其可以在高频下充当去耦结构。众所周知的PCB设计师Rick Hartley提供了测量数据，证实图6和图7的功率浇注和平面之间的去耦优于传统四层板的接地和电源平面提供的去耦（图1和图2） ）。利用改进的叠层的去耦结构以及通常的去耦电容，我们可以更容易地为高速数字IC提供瞬态功率。

最后，随着图6和图6的改进叠加如图7所示，高速信号可以改变层，因为所有信号都以地平面为参考（在传统的叠层中，信号参考地平面或电源平面）。因此，我们可以通过靠近过渡通孔放置一个平面到平面，为返回电流提供低阻抗路径。有关详细信息，请参阅“电磁兼容性工程”一书的第16.3.3节。

结论

在本文中，我们研究了几种不同的堆栈 - 用于四层板。我们看到堆叠选择可以通过几种不同的方式在电路板性能中发挥重要作用。良好的叠层可以降低电路板接地结构的阻抗并限制辐射和串扰。此外，电路板叠加会影响瞬态功率传输和更改图层时的信号路由策略。