SiP封装在5G和IoT时代面临的挑战

9月10日到11日，由博闻创意会展（深圳）有限公司主办的“第三届中国系统级封装大会”（SiP Conference China 2019）在深圳举办。在本次大会上，SiP封装产业链上的多家公司分享了面向5G、手机、loT和可穿戴设备等应用的SiP系统解决方案，并围绕SiP测试、组装工艺与技术，带来先进的5G材料和基片解决方案，共同探寻SiP业务与技术趋势。

SiP发展趋势

从手机射频前端近几年的变化，可以看出，手机射频前端模块的集成度越来越高。可穿戴设备的集成度也越来越高。

近年来，SiP产品的市场需求正在迅猛增长，以前，SiP产品主要应用在相对较小的PCB设计和低功耗产品应用中，比如手机、数码相机和汽车电子等。

但现在，随着5G、AI和物联网部署的快速推进，SiP产品需求快速增长。比如现在的智能手机一般需要8~16个SiP产品，可穿戴产品未来会将所有功能都封装进一个SiP产品内。会上多位演讲嘉宾都提到5G手机将会需要更多的SiP产品。

智能手机中用到SiP产品的地方有音频放大器、电源管理、射频前端、触摸屏驱动器，以及WiFi和蓝牙等等。

 

 

图1：SiP产品在智能手机中的应用。

SiP供应链上的玩家主要分为垂直整合系统公司，比如苹果；定制化系统公司，比如vivo；小芯片方案供应商，比如高通；以及OSAT/EMS，比如Amkor、JCET、富士康等。

但系统集成度方式其实有三种：SoC、SiP和SoB。这三种方式也各有其优缺点。

 

 

图2：系统集成的三种方式优缺点对比。

SoC（System on Chip，系统级芯片）是将多种功能集成在同一芯片上。其优点显而易见，它具有最高的集成度，更好的性能、更低的功耗和传输成本；缺点是有很高的技术门槛，开发周期（TTM）会比较长，一般需要50~60周，还有就是不够灵活和受摩尔定律的影响。

SiP是将多种功能芯片，包括处理器、存储器等功能芯片集成在一个封装内，从而实现一个基本完整的功能。其主流封装形式是BGA。的优势是可以异构集成，开发周期24~29周。

SoB（System on Board）则是基于基板方式的封装。开发周期一般是12到15周。生命周期24~29周。

一般来说，对生命周期相对较长的产品来说，SoC将作为需要产品的核心；如果对产品开发周期要求高、生命周期短、面积小、灵活性高的产品，则更倾向于使用SiP或者SoB。

比如vivo封装技术专家杨俊在系统级封装大会上就表示，目前vivo使用得更多的是SoB和SiP封装形式。

SiP面临的EDA挑战

5G射频前端对SiP的需求特别大，但随着封装越来越紧凑，未来还可能需要将毫米波波段集成进去，因此SiP产品的电磁（EM）仿真变得越来越重要。也就是说SiP产品需要进行精确的3D EM仿真。

芯禾科技工程副总裁代文亮博士表示，目前没有单一的电磁场求解技术可以解决今天所有的挑战。商业电磁场仿真工具也一直在创新中，目前可以提供电磁场仿真工具的企业有芯禾科技、NI、Mentor，以及Cadence等厂商。

 

 

图3：商业电磁场仿真工具市场一览。

芯禾科技可以提供的工具有IRIS、iModeler和Metis。

其中IRIS工具已经可以支持主流的代工厂工艺，包括TSMC、UMC、SMIC、Globalfoundries，以及三星等。而且已通过了多个代工厂的工艺节点认证。

 

 

图4：芯禾科技电磁仿真工具应用案例。

Mentor也将其在芯片仿真领域的优势带入了SiP领域中来了，Mentor, a Siemens Business亚太区先进封装技术经理纪柏霖在演讲中表示，以前只做芯片封装时，根本不需要考虑布局布线的问题，封装也不需要另外再做仿真，但SiP产品不一样，因为不用的芯片是集成在一个基板上的，必须要考虑布局布线和仿真问题，还需要做SI/PI/EMI分析、热应力分析、LVS/DRC、可靠性分析（ESD），以及可制造性分析等等。

他重点介绍了Xpedition和Calibre 3DSTACK在SiP中的应用。

SiP面临的封装和测试挑战

SiP产品中，如果集成多个射频芯片的话，其EMI问题可能会变得更加难以处理。矽品精密研发中心处长蔡瀛州介绍了矽品精密的处理方法，可以在封装前加一层EMI屏蔽罩。

 

 

图5：矽品精密研发中心处长蔡瀛州在介绍矽品精密的EMI屏蔽罩解决方案。

他同时介绍了不用应用场景所使用的SiP形式和发展趋势，比如云端AI和网络SiP产品常使用FCBGA、2.5D、3D和FO-MCM封装形式；边缘AI和设备常使用PoP和FC-ETS封装形式。

 

 

图6：AI新品的封装技术。

高性能计算封装趋势正在从开始的FCBGA和2.5D封装形式向3D封装转换。

 

 

图7：3D SiP技术的发展趋势。

而SiP的测试挑战是显而易见的，因为系统复杂度和封装集成度都增加了，而产品上市时间却缩短了。那如何缓解SiP最后一步的测试压力呢？NI给出的解决方案是增加中间段测试。

SiP与SoC测试流程中都包含晶圆代工（Foundry）与委外封测代工(OSAT)，主要区别体现在OSAT段。在SiP测试的OSAT段测试中，基板（Substrate）、裸片（die）、封装等的测试会有不同的供应商来做，为了整个流程的质量控制，还会有不同的中间段测试。

 

 

图8：传统的SoC测试流程 vs SiP测试流程

通常来讲，SiP测试的方法主要有4种：

传统的ATE测试，难以扩展定制；

In House Design Solution即定制化测试；

将系统级测试软件与传统测试仪器相结合；

Open Architecture Platform即开放式架构平台，它既有ATE的功能，同时它又可以很容易地集成到原来的中间段测试里面。

最后一种开放式架构平台是NI亚太区业务拓展经理何为最为推荐的解决方案。

SiP面临的清洗设备挑战

对芯片助焊剂脏污清洗不彻底会引起很多问题，比如有机残留物引起的结晶树枝状生长会引起短路，造成器件电气性能失效；助焊剂残留会阻止环氧树脂填充，造成底部填充/塑封在芯片和基座之间产生空洞和分层，进而引起电学失效以及后期温度冲击开裂；此外，Flux具有腐蚀性后期影响。

芯片清洗过程有四个基本要素，即温度、机械作用、化学作用和时间，这四个要素缺一不可，他们相互影响且互为补充。

 

 

图9：超越摩尔定律的多样性发展途径。

清洗过程中，对喷嘴的设计，流量和压力都有特定的要求。有时候单纯增加压力，并不一定能够清洗干净，比如下图中，清洗液压力越大，溅射也越大，真正清洗的液体量可能不够，从而无法清洗干净。而如果增大流量，降低压力，清洗效果可能会更好。

 

 

图10：清洗设备的喷嘴设计。

结语

随着SiP产品越来越多，参与的企业越来越多，其产业链也开始变得更加完整。现在从晶圆制造、材料供应商、设备厂商、EDA工具厂商，在到测试测量厂商，以及封装厂商都开始参与到了SiP产业链当中了。在摩尔定律放缓后，SiP的应用将会推动摩尔定律继续向前发展。