使用CMT2300A芯片设计开关射频匹配网络电路的详细概述

主要讲开关射频匹配网络电路设计。

Switch Type 匹配电路需采用 RF switch 实现天线到 TX 和 RX 通路间的切换，与直连（Direct Tie）匹配相比，收发回路间隔离度高，匹配容易实现。

CMT2300A RF 开关（Switch Type）匹配电路原理图设计

1. L1 是扼流电感。

2. C10-C14 是电源退耦电容，用于减小 PA 输出对电源的影响。

3. C1 是隔直电容，并且与 L2 的部分电感在工作频点形成谐振起到谐波抑制作用。

4. C8 和 C9 是耦合电容。

5. L2，C2 和 C5 使得 PA 输出阻抗和 RF 开关 J2 脚阻抗匹配。

6. C6，L6，C7，L7 和 L8 组成巴伦匹配网络，实现接收机的输入阻抗和 RF 开关 J3 脚阻抗相匹配，并使得接收信号到达差分输入口 RFIP，RFIN 处时幅度相等，相位相差 180 度。

7. L3，C3，L4，C4 和 L5 为低通滤波网络，实现天线和 RF 开关 J1 脚阻抗匹配，抑制谐波。

8. Y1 推荐用频率容差±20ppm 的 26MHz 晶体，可接受的晶体频率容差取决于用户产品通讯系统的要求，如频率，信道，带宽等。

9. R1，R2 为限流电阻。

10. C15，C16 为晶体负载电容（注意芯片内部已经集成了约 4pF 的负载电容，以 CL=15pF 的 26MHz 晶体为例，折合晶体相连走线分布电容 2pF， C4 和 C5 取值约 15*2-4-2=24pF）。

11. C17，C18 滤波电容，滤除天线开关上杂散信号。

12. C19-C22 滤波电容，在布线不合理或走线太长情况下，串口 CSB，FCSB，SDIO，SCLK 管脚容易受到干扰，功率输出（20dBm）越大，工作频率越低，受干扰的概率越大，建议靠近四个管脚预留到地电容（27pF）滤除射频干扰。

CMT2300A RF 开关匹配 PCB Layout 为两层布线设计。

说明如下：

1. 射频信号路径尽量的直且短，减小射频信号输入与输出的的损耗。

2. 射频走线应该尽量平整，以减小传输线上的阻抗波动而产生反射。在上图中 L2 到 P1 间射频走线为 50Ω阻抗传输线。本参考设计中，双面板为 FR4 板材，介电常数 Er=4.6，铜皮厚 1oz，PCB 板厚 0.8mm，当取传输线宽度为 1mm 左右，且传输线与包地（GND）的间隙设定为 0.35mm 时，就可得到阻抗为50 欧姆的传输线。

3. 尽量不要有丝印落在射频路径上，丝印会影响传输线阻抗。

4. L1 离 PA 管脚尽量近。相邻电感尽量正交摆放，可减少相互耦合。

5. 射频通路，晶振电路和 IC 的下方相邻层要有完整的铺地（GND）。