典型转换器架构怎么实现一些系统可接受的测量转换误码率？

就像很多其他半导体器件一样，高速模数转换器(ADC)并 不能始终像我们期望那样完美运行。它们存在一些固有限 制，使其偶尔会产生超出正常功能的罕见转换错误。然 而，像测试和测量设备等很多实际采样系统不容许存在高 ADC转换误码率。因此，量化高速模数转换误码率(CER) 的频率和幅度非常重要，这样工程师才能设计出具有合适 预期性能的系统。

高速或GSPS ADC(每秒千兆采样ADC)相对稀疏出现的转换 错误不仅造成其难以检测，而且还使测量过程非常耗时。 该持续时间通常超出毫秒范围，达到几小时、几天、几周 甚至是几个月。为了帮助消减这一耗时测试负担，我们可 以在一定“置信度”的确定性情况下估算误码率，而仍然保 持结果的质量。

比特误码率(BER)与转换误码率(CER)

与串行或并行数字数据传输中比特误码率的数字等效值类 似，转换误码率是转换错误数与样本总数之比。但是， BER和CER之间有一些截然不同之处。数字数据流中的 BER测试采用长伪随机序列，该序列可于发送器中在传输 两端使用常用种子值来启动。接收器预期将收到理想的传 输。通过观察接收数据与理想数据的差异，便可精确计算 出BER。两端之间伪随机序列数据中的失配(基于种子值) 即视为比特错误。

与CER不同，误差测定不像纯数字比较那么简单。由于 ADC转换过程中始终具有小的非线性，另外还存在系统噪 声和抖动，因此并非总是能确定预期数据和实际数据之间 的确切差异。相反，需要建立误差阈值，用于确定转换错 误和具有容许预期噪声的样本之间的界限。这与数字BER 不同，并不会对发送和接收的预期数据进行确切比较。相 反，首先必须量化样本的误差幅度，然后再确定是转换错 误，还是在转换器和系统的预期非线性范围内。

ADC后端数字接口的误码率必须低于转换器的内核CER， 因此无法忽视。如果并非如此，那么数据输出传输误差将 覆盖CER并成为主要误差来源。系统设计人员实际并不关 心误差来自ADC的哪一部分，但是，出于讨论目的，我们 将仅关注ADC转换误码率。

亚稳态

高速ADC中造成转换错误的一个常见原因是一种称为亚稳 态的现象。高速ADC在将模拟信号转换为数字值的不同转 换级中往往会使用很多梯形比较器。如果比较器无法确定 模拟输入是高于还是低于其参考点时，就会产生可能导致 出现错误代码的亚稳态结果。当两个比较器的输入之差幅 度非常小或为零时，就可能发生这种情况，此时无法进行 正确比较。由于此错误值会沿着流水线传播，因此ADC可 能产生重大的转换错误。

图1. 此基本梯形比较器设计给出了比较器决定点的转换故障 概率性点(亚稳态)。假设AIN = VA，中间的比较器可能无法 在有限转换时间内分辨稳定的输出，导致位[1]和位[0]具有 多个可能的错误组合。

当差分模拟输入为相对较大的正值或负值时，比较器可以 快速计算出差值并给出明确决定。当差分值很小或为零 时，比较器做出决定所需的持续时间会长很多。如果在此 决定点之前比较器输出锁存，则将产生亚稳态结果。

幸运的是，有些设计方案可以减轻这个问题。首先，最显 而易见的方法是将比较器的不确定范围设计地非常小，迫 使比较器在可能的最大模拟输入条件范围内做出准确决 定。不过，这可能造成电路功率和设计尺寸增加。

第二种方法是尽量延迟比较器采样时间，给模拟输入最长 的时间建立至已知的比较器输出值。不过，这种方法存在 多个限制，因为延迟最长也只能持续到当前采样时间结 束，而后比较器必须继续处理下一次采样。

第三种方法是采用智能错误检测和校正算法，该算法会对比 较器在高速ADC转换过程后续阶段中引入的不确定性进行 数字补偿。当比较器未能在最大允许时间内做出决定时，逻 辑可检测到该缺失。然后，此信息可被附加到相关样本上， 以便未来进行内部调整。识别出此警报时，可使用后处理步 骤在样本从转换器输出前纠正该错误。这可以从图2中的 AD9625看出，它是ADI公司的一款12位、2.5 GSPS ADC。

图2. 可在AD9625的模数转换过程内识别比较器的 不确定性。可在后续步骤中执行校正命令以校正 样本，然后再从转换器输出。

置信度

CER置信度(CL)是指在不精确到特定故障率的情况下对未 来错误的外推预期。这可减少针对给定CER获取的样本总 数，但代价是不能保证100%的确定性。从数学角度来说， 要达到绝对100%的确定性，需要取得无限持续时间内的样 本。因此，根据行业经验，95%的置信度已经相当接近已 知值并且实现了不确定性和测量时间之间的平衡。如果将 测试重复一百次，则有95次可以准确识误码率。

有时我们会误认为一旦在测试期间检测到错误，该过程就 会结束并找到最终的转换误码率。这既不准确也不完整。 无论过程中是否有错误，都可以测试转换误码率及相关置 信度。但是，如果在给定置信度下检测到错误，则与没有 错误时的样本数相比，必须增加测量的样本数量。此影响 如下图3所示。

图3. N*CER与置信度和错误检测计数的关系曲线。 注意，检测到错误后可以继续进行CER测试， 但是要实现相同的置信度，则需要增加测量 的样本数。

以下公式给出了置信度、误码率和样本数之间的自然对数 数学关系表达式:

N = 测量的样本数
CER = 转换误码率
CL = 置信度
E = 检测到的错误计数

未检测到错误时，公式有所简化，右边的项等于零，结果 仅取决于左边的项。当置信度为95%且未检测到错误时， 所需的样本数仅约为预期CER的倒数乘以3。精确到100% 置信度时，即对于任何CER值都有CL = 1.0，从数学角度上 需要获取–ln(0)无穷大的无限样本数(N)。

误差阈值

高速ADC中的所有转换误差并非都“生而平等”。误差幅度 很关键，因为有些误差绝对比其他误差更重要。例如，一 个或两个最低有效位(LSB)误差可能在系统的预期噪底之 内，甚至可能不会影响瞬时性能。但是，最高有效位 (MSB)误差，乃至满量程误差可能造成系统故障事件。因 此，CER测试需要具有一种机制或阈值来确定转换中误差 的严重程度。

图4. 可以看到来自ADC样本的重构正弦波，它具有 上限值和下限值。当代码超出限值后，则被视为转换 错误。处于阈值范围内的较小非线性异常样本不会被 视为转换错误。

转换的误差阈值应该包括ADC的已知线性不足，以及时钟 抖动和其他超出转换器功能的系统噪声。对于任何给定样 本，这些通常会累加为14位ADC的4或5个最低有效位(lsb) 或16-32个代码。根据ADC分辨率、系统性能和应用的误 码率要求，该值的大小可能略有不同。使用此误差带与理 想值进行比较后，超出此限值的样本将被视为转换错误。 在传统视频ADC中，此错误被称为“闪码”，因为它会在视 频屏幕上产生亮白色像素闪烁。

可接受的转换器误码率很大程度上取决于信号处理系统和 系统误差容差要求。例如，后院移动蓝牙对讲系统的用户 可以容忍几个小时内发生几次错误，甚至不会察觉。对于 航天卫星上的任务关键型传感器电路板，则可能需要将转 换器不确定性降至最低，否则卫星可能从天上掉下来。退 一步讲，即使没那么严重，但也可能发生极其糟糕的事 情，例如电视接收信号很差。

历史上测量的GSPS ADC转换误码率一般不会低于1e-14。对 于1e-12的误码率，这意味着转换器在1e-12(1万亿)个样本内 不应出现转换错误。1e-15的误码率意味着转换器在1e-15(1百 万的四次方)个样本范围内不应出现转换错误。虽然这些数 字看起来很大，但凭借当今先进转换器技术的高采样速率， 对于CER测试仍然可以实现。但是，对于具有8 ns采样速率 的125 MSPS转换器，1万亿次采样将占用800秒(1e-12 × 8 ns)， 约十三分钟。1百万的四次方次采样将占用800,000秒(1e-15 × 8 ns)，也即9.24天。要在这些误码率中实现95%的置信度， 则需要分别将这些采样持续时间的每一个均乘以2.996。

图5. CER与误差幅度阈值的关系曲线。针对测试 设定的误差阈值限值(在ADC代码中)会对给定置 信度下的CER产生影响。

图6. 图中所示为CER测试的两种采样情形。顶部的情形是以比Fs/2 稍快的速率对模拟信号进行采样，其中仅每隔一个样本比较一次。 理想情况下，两个连续样本的不同之处不超过一个LSB代码。下面 的情形是对相对较慢的模拟输入进行过采样，以便两个相邻样本的 不同之处也不超过一个LSB代码。

CER测试

下面的简化功能框图给出了如何测试内部ADC内核的 CER。在或接近ADC最大编码速率下采样时，可使用频率 相对较慢的正弦波作为模拟输入。应对模拟输入信号进行 规划，以便在忽视系统噪声的情况下，两个相邻样本之间 的预期绝对差不大于1 LSB代码。理想情况下，模拟输入信 号比满量程稍大，以便运用ADC的所有代码。应计算模拟 输入和编码采样速率，以便建立较长的一致性周期，而 ADC不在同一代码级别进行一致采样。

图7. CER测试比较两个连续ADC样本和预定误差阈值。 计数器记录错误发生次数、幅值和采样位置标识符。

系统使用一个计数器来跟踪两个相邻样本之间的幅度差值 超过阈值限值的情况，并将这种情况计数为转换错误。该 计数器必须保留整个测试过程中错误的累加总数。为了保 证系统按预期工作，还应记录误差幅度与理想情况之间的 关系。测试需要的时间将基于采样速率、所需的测试转换 误码率和所需的置信度。

测量与仿真

在选择具有较低CER的ADC时，系统工程师应该能够区分列 出的实际可测规格与仅基于设计仿真例子的规格。例如， 1 GSPS ADC在置信度为95%且无错误条件下CER为1e-18的表 述要么必须仅基于电路仿真，要么必须进行近一个世纪长 的连续测量。要将1e-18的CER精确到95% CL，即使使用相 对较快的1 GSPS ADC且采样速率为1 ns，也将消耗29.96亿秒 (2.996 × 1e18 × 1ns)，约95年。您希望自己的系统ADC转换 误码率单独通过仿真的外推评估，还是根据实验室中实际 测量的结果进行指定？

小结

与数字比特误码测试概念不同，即便是GSPS ADC转换误码 率测试，也需要很长时间才能得到精确测量结果。需要将 CER测试的置信度设为小于100%，因为无法无限期地进行 测量。ADC采样必须与阈值进行比较，然后才能确定其作 为真正转换误差的重要性。实时测试系统会比较相邻样 本，以获取超出阈值的严重偏离。

典型转换器架构可实现一些系统可接受的测量转换误码 率，新的设计和错误检测算法正推动限值实现更佳的性 能。ADI的12位2.5 GSPS ADC AD9625分级比较型流水线内 核使用专有技术检测流水线处理前期的ADC转换错误，然 后处理和纠正后期的错误。这在12位GSPS ADC上实现了优 于1e-15、CL为95%的行业一流测量CER。

参考电路

BER Calculator，Jitter Time Consulting LLC.

Murden、Franklin M和Michael R. Elliott。“降低信号转换器 系统中的亚稳态误差。”美国专利编号7,623,051。2009年。

Kester，Walt。指南MT-011。找出那些难以琢磨、稍纵即 逝的ADC代码和亚稳状态。ADI公司，2006年。

Kester，Walt。指南MT-020。ADC架构I：Flash转换器。 ADI公司，2006年。

Redd，Justin。“BER测试揭秘。” Lightwave Online，2004年

Redd，Justin。“计算统计置信度以便进行误差概率预测。” Lightwave Online，2000年。

Wolaver，Dan H。“快速精确地测量误差率。” 《Electronic Design》，第89-98页 1995年5月30日。

作者

Ian Beavers

Ian Beavers是ADI公司（美国北卡罗来纳州格林斯博罗）高速模数转换器团队的应用工程师。他于1999年加入公司。他拥有超过18年的半导体行业工作经验。他于美国北卡罗来纳州立大学获得电气工程学士学位和北卡罗来纳大学格林斯博罗分校MBA学位。他是EngineerZone®高速ADC支持社区的会员。如有任何问题，请到ADI公司EngineerZone在线技术支持社区发送给IanB。