数字钟原理框图

信号处理电子电路图

347人已加入

描述

数字钟原理框图

数字钟

数字钟系统构成
1、数字钟的构成:振荡器、分频器、计数器、译码器、显示器等几部分
2、数字钟的时、分、秒实际上就是由一个24进制计数器(00-23),两个60进制计数器(00-59)级联构成。设计数字钟实际上就是计数器的级联。
3、60进制计数器的设计
4、24进制计数器的设计
5、计数器的级联设计
(二)、数字钟设计要点:EWB软件本身提供任意频率的时钟,因此振荡器、分频器不需设计;
    另外EWB软件也带有内置译码驱动的数码管,故此译码器和显示器也不需设计。
    这样,数字钟的设计实际上就是设计如下图的计数器
EWB软件本身提供任意频率的时钟,因此振荡器、分频器不需设计;
    另外EWB软件也带有内置译码驱动的数码管,故此译码器和显示器也不需设计。
    这样,数字钟的设计实际上就是设计如下图的计数器.

数字钟

(三)、芯片选型     由于24进制、60进制计数器均由集成计数器级联构成,且都包含有基本的十进制计数器,从设计简便考虑,芯片选择同步十进制计数器74LS160。

(四)、计数器电路
    计数器级联时的时钟构成方式可以采用同步时钟,也可以采用异步时钟,这里给出的参考图采用了异步时钟,详图见后页。

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分