十进制余三码减法计数器(异步预置数)
信号处理电子电路图
347人已加入
描述
连线：电源VCC、地GND；使能端有效、M=1作减法计数；连接输出端控制预置数控制端(LD)电路如图7-3所示。
十进制余三码减法计数器(异步预置数)
由此可见，基本方法中，无论加法还是减法计数器的实现方法都一样。只要注意：在设计中正确画出状态转换图；在电路接线中区分M=0（加法）、M=1（减法）。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
N进制计数器的实现2008-07-05 0
-
求 改进 六十进制减法计数器2013-05-09 0
-
四位十进制加减计数器2016-03-10 0
-
十进制计数器2007-06-20 5067
-
十进制计数器工作原理2008-01-21 30066
-
采用减法计数简化二～十进制一二进制码变换2009-04-10 648
-
8421码同步十进制递增计数器2009-09-24 6541
-
异步十进制递增计数器2009-09-24 1352
-
十进制计数器,十进制计数器原理是什么?2010-03-08 25103
-
二五十进制计数器2016-03-22 1567
-
CD4017十进制计数器的应用实验2022-05-11 973
-
十进制计数器/分频器2017-04-06 3693
-
十进制计数器的工作原理2022-10-31 24853
-
基于FPGA的十进制计数器2022-12-20 763
-
可预置同步BCD十进制计数器;异步复位-74HC1602023-02-20 735
全部0条评论
快来发表一下你的评论吧 !
