FX2LP与FPGA的数据回环

我需求将FPGA处理的视频数据通过USB发送给电脑，先实现一个小目标，做一个简单的数据回环。

利用赛普拉斯EZ-USB FX2LP系列USB2.0的接口控制器，固件配置好为异步批量模式，并通过官方提供的Control Center进行测试。

上图是FX2LP连接至FPGA时所需的硬件连接

它们之间的接口信号说明如下

FLAGA　　　　OUT FIFO空标志位，高电平表示非空

FLAGC　　　　IN FIFO满标志位，高电平表示不满

SLCS　　　　  片选信号，低电平有效

SLOE　　         输出使能，低电平有效

SLRD                读控制，低电平有效

SLWR               写控制，低电平有效

FIFOADR[1:0]  FIFO地址选择，2'b00为OUT FIFO地址，2'b10为IN FIFO地址

FD[15:0]           双向数据信号

设计时参看规格书给出的时序图

从时序图中，大致可以看出在异步模式下，数据是在SLWR和SLRD的上升沿读入读出，

设计时序如上图，时钟选取为10MHz