波形发生与扫频信号发生器设计实验（串行DA）

波形发生与扫频信号发生器设计实验（串行DA）

一、实验要求：
用串行DA 转换器设计一个正弦波发生器，并且具有扫频功能。
二、实验目的：
学习用VHDL 设计波形发生器和扫频信号发生器。
掌握FPGA 对串行D/A 的接口和控制技术。
三、硬件要求：
主芯片EPF10K10LC84-4。
可变时钟源。
串行DA 变换器模块。
示波器。
四、实验原理：
如图所示，完整的波形发生器由4 部分组成

波形发生器电路系统结构图

• FPGA 中的波形发生器控制电路，它通过外来控制信号和高速时钟信号，向波形数据ROM发出地址信号，输出波形的频率由发出的地址信号的速度决定；当以固定频率扫描输出地址时，模拟输出波形是固定频率，而当以周期性时变方式扫描输出地址时，则模拟输出波形为扫频信号。
• 波形数据ROM 中存有发生器的波形数据，如正弦波或其它波形数据。当接受来自FPGA 的地址信号后，将从数据线输出相应的波形数据，地址变化得越快，则输出数据的速度越快，从而使D/A 输出的模拟信号的变化速度越快。波形数据ROM 可以由多种方式实现，如在FPGA 外面外接普通ROM；由逻辑方式在FPGA 中实现；或由FPGA 中的EAB 模块担当，如利用LPM_ROM 实现。相比之下，第1 种方式的容量最大，但速度最慢；第2 种方式容量最小，但速度最最快；第3 种方式则兼顾了两方面的因素。
• D/A 转换器负责将ROM 输出的数据转换成模拟信号，经滤波电路后输出。输出波形的频率上限与D/A 器件的转换速度有重要关系，本例采用串行DA 转换器LTC1446 器件。LTC1446 是12 位串行双D/A 转换器，为三线串行接口，最高数据更新速度为500KHZ。
LTC1446 的引脚功能简述如下：
• CLK（PIN 1）：串行时钟接口。
• DIN（PIN 2）：串行数据输入端。
• nCS/LD（PIN 3）：控制信号。
• VOUTA，VOUTB（PIN 5，8）： DAC 输出。
LTC1446 的时序波形如图19 所示：

本实验若用串行D/A 则还需要并/串转换器和D/A 输出控制器，若用并行
D/A 则不需要。本实验中的正弦波波型数据由64 个点构成，可以使用LPM_ROM
模块,也可以自己将其写入程序中。此数据经D/A 转换，并经滤波器后，可在示
波器上观察到光滑的正弦波。
五、实验内容：
1．根据示例及以上的设计原理，用并行D/A 完成波形发生器和扫频信号源
的设计，仿真测试及实验系统上的硬件测试。

2．用串行D/A 完成波形发生器和扫频信号源的设计，仿真测试及实验系统上的硬件测试。
3．若是用并行D/A，如图20 将D/A 转换器CS 和CE 端接地；CLK 接66MHz,CLK1 接低频信号；DATA[11..0]接十二位拨码开关，KK 接一位拨码开关，DD[7..0]接并行D/A 数据输入端。若是用串行D/A，如图21，CLK、CLK1、KK、DA[11..0]和并行D/A 的接法一致，CLO、LD、SO 分别接串行D/A 的SCLK、/CS、DIN 端，硬件实验中注意示波器的地与EDA 实验系统的地相接， 信号端与VOUTB（串行）或DAOUT（并行）信号输出端相接。信号源的输出频率由拨码开关输入的12 位二进制数决定，数值越大，输出频率越高；按键为低电平时，正弦波扫频输出，扫频速度由CLK1 的频率决定。

注：示例程序在文件夹EXAMPLE12 中，SP.GDF 文件是示例程序的顶层文件。
五、实验报告：
作出本项实验设计的完整电路图，详细说明其工作原理。