采用SPI接口的模拟开关将能够提高通道密度

（文章来源：电子元件技术网）

ADI公司创新的多芯片封装工艺使得新型SPI转并行转换器芯片可以与现有高性能模拟开关芯片结合在同一封装中。这样既可节省空间，又不会影响精密开关性能。

测试设备中的通道数最大化至关重要，因为通道越多，可以并行测试的器件就越多，进而压缩最终客户的测试时间和成本。测试仪通过开关来分享其资源以支持多个被测器件 (DUT)，故开关是增加通道数的关键元件。但是，并行控制的开关数量越多，控制线路也就越多，占用的电路板空间相应地增加，这严重制约了可以实现的通道密度。

在此情况下，使用SPI控制的开关在解决方案尺寸和通道数方面具有显著的优势。SPI开关可以采用菊花链形式布置，相比于传统解决方案，此举可大幅减少所需的数字线路数。

当模块开发的主要目标是通道数最大化时，板空间就会变得很珍贵。开关是提高系统通道数的关键，但随着开关数目增加，开关本身、逻辑线路及生成这些逻辑信号所需的器件会占用大量板空间，使可用空间减少。最终，受制于控制开关本身所需的相关因素，只能实现很有限的通道数。

提高通道密度的最常见解决方案是使用由并行逻辑信号控制的开关。这需要大量GPIO信号，标准微控制器无法提供如此多的信号。为了生成GPIO信号，一种解决办法是使用串行转并行转换器。这些器件输出并行信号，并由I2C和SPI等串行协议进行配置。

图1中的布局显示了8个ADG1412 四通道、单刀单掷(SPST)开关，采用4 x 8交叉点配置，位于一个6层板上。这些开关由两个串行转并行转换器控制，串行线路来自一个控制板。每个转换器提供16条GPIO线路，这些线路分布到8个开关。布局显示了器件、电源去耦电容和数字控制信号（灰色）的占地大小。采用并行控制开关的4 x 8矩阵解决方案的尺寸为35.6 mm x 19 mm，占用面积为676.4 mm2。

从图1可以明显看出，很大比例的面积被串行转并行转换器和数字控制线路占用，而不是被开关本身占用。对板空间的这种低效使用是很糟糕的，会大幅减少模块中的开关数目，进而影响系统通道数。一个4 x 8交叉点配置，8个四通道SPST开关位于一个6层板上。不过，这次开关是SPI控制的ADGS1412器件。像之前一样，图中显示了器件尺寸、电源去耦电容和SDO上拉电阻。

该解决方案展示器件以菊花链形式配置。所有器件共享来自SPI接口的片选和串行时钟数字线路，菊花链中的第一个器件接收串行数据。然后，该数据被传送至链（像一个移位寄存器）中的所有器件。这个示例解决方案的尺寸是30 mm x 18 mm，面积为540 mm2。

以菊花链形式使用SPI接口可大大减少串行转并行转换器和数字线路占用的板空间。采用这种开关配置，总电路板面积可减少20%，这使得通道密度大大提高。系统平台也得到了简化。当电路板上的开关数目提高时，节省的面积随之增加，包含数百个开关的电路板可节省50%以上的空间。这说明在更小的面积中可以放入更多开关，相比于传统串行转并行转换器方案，同样面积的电路板将能支持更多通道。
      （责任编辑：fqj）