防止电磁干扰的PCB走线和板层设计

描述

说到电磁干扰,大家都会不约而同的想说走线的问题,PCB材质引起的问题和周围环境的问题等等。关于材质问题,是我们不能决定的。我的建议就是在资金允许的范围内找大厂家并提出要求。对于周围环境的问题,可以采用法拉第电笼进行保护。今天我来说说防止电磁干扰的PCB走线和板层设计。

说到走线和板层,我们就会想到2层板4层板等。首先介绍下微带线和带状线。微带线是只有一边具有参考平面的PCB走线,我们也可以理解为接触空气的走线,即顶层和底层的走线。带状线指两边都有参考平面的传输线,可以理解为多层板中中间层的走线。

微带线为PCB可以抑制RF,时钟信号和高速数据信号我们通常将其在顶层也是这个原因。使用微带线容易将外部环境的RF信号引入系统,这需要注意。同样带状线可以较好地防止RF辐射,但只能用于较低的传输速度,但是可以对内部走线的RF进行完全屏蔽,因为它对射频辐射具有较好的抑制能力。

通常经验告诉我们,微带线延时小,对于一般FR4的板材,1inch微带线对应的走线延时约140ps;带状线1inch带状线对应的走线延时约170ps;另外,二者在特征阻抗的计算可以利用工具sim9000进行计算。

在设计电路中需要格外注意信号的传输延迟和电路之间的串扰问题。在高速电路设计中这点更加明显,阻抗匹配的利器阻抗分析仪就显得更加重要。如果阻抗不匹配会使RF能量由内部的走线通过辐射或导通方式(包括串扰)改变周围的电磁环境和电路特性。

当我们在布线时,特别是DDR2或者DDR3的时候,一定要控制走线的长度和元件之间的距离,太长会影响效果和带来更加麻烦的调试,但是有一点好处就是显得布局不那么拥挤,但是,结果会让人手足无措。

针对处理器芯片的布线(一般都为多层板),这个时候要分割电源层,并且电源靠近cpu,通过过孔和短而粗的走线,并且加上去耦电容,可以有效的减少噪音。如果设计时将电源层放置的远离cpu,那么无形中会增加电源的走线长度和从而增加了cpu产生的噪声通过走线影响周围电器特性的风险。

现在越来越多的使用了高性能高频率的cpu,由于其功能丰富而采用多层板进行电路设计,就不得不说电源层的重要性。一个好的电源层分割可以提供一个低阻抗的电流返回通路,而这是我们进行EMC设计的终极目标。

关于电源分割,依照三步走的策略一般可以完成:第一步,按照要求设定电源管理的各项规则;第二步,依照顶层的元件布局来划分电源层,尽量做到一块电源管理一块元件。第三步,利用过孔和走线进行元件的连接,在该步骤中需要注意上文说的走线规则。这样就实现了电源层的分割。

在布线的时候,特别是高速线信号布线,我们一定把坚持3W和20H原则牢记心间。这样可以在第一步开始减小电磁干扰。

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分