SiC FET半导体器件的主要拓扑结构和器件功能解析

我们可以预见，随着5G网络的部署，在世界范围内将有大规模的扩建浪潮，并需要许多高质量的电信整流器来提供所需的电力。为了满足提高效率、降低运营成本和降低物料清单成本的需求，人们对宽带隙解决方案重新产生了兴趣。同样，人们也在不断努力提升服务器电源，使其能效水平不断提高，同时将热量损耗降至最低。现在，为数字经济、大数据、物联网和人工智能提供动力的超大规模数据中心使用30KW以上的服务器机架和高度复杂的冷却管理系统运行。

具有更大天线阵列（多达 64 发送/64 接收）、可将数据速率提升100-1000倍以及服务于构成物联网的数万亿器件的5G网络，似乎需要更大的功率。为了减少每个基站所需的功率，人们已经进行了许多技术改进，但是却可能需要更多的基站。为了提供先进的电源管理方法，从待机状态到满负荷状态，这些基站的电源必须满足越来越严格的效率要求。

SiC FET的新产品可以实现以前无法实现的效率目标，而且我们将在本文中研究主要的拓扑结构和器件功能。我们将讨论在这一领域中我们可能会了解到的情况，在这个领域中，硅基超结、SiC FET和氮化镓 (GaN) FET 都将参与竞争。

一些基础知识

这些电源的共同点是功率因数校正 (PFC) 段，该段以接近单位功率因数将交流整流为直流，输出电压为 400V，随后是一个直流转换器，该转换器将 400V 转换为 48V 或 12V，供系统内使用。然后，其他负荷点转换器为 CPU 和存储库供电。

如果检查一下数据中心服务器电源的使用情况，那么很明显，其大部分使用寿命都花在中轻负荷上。因此，PFC 段和直流-直流段必须在所有负荷条件下都具有高效率，同时还要满足峰值负荷运行的热约束。用于计算电源的众所周知的 80 Plus 标准可以展示这一点，如图 1 所示。服务器必须满足钛金标准，即使在 10％ 的负荷下也要保持高效率。图 2 展示了开放运算计划 (Open Compute Project) 的典型规格，该规格的要求高于 3.3KW 级电源的钛金标准。

图 1：展示了计算电源效率目标的 80 Plus标准

图 2：来自开放运算计划的 3.3KW 服务器电源规格

图 3 展示了典型的电源体系结构，包括输入桥式整流器、配有 650V FET 的简单双交错升压转换器 (PFC) 和 SiC 结势垒肖特基 (JBS) 二极管，以及全桥 LLC 级直流转换器。图中未展示输入 EMI 滤波器。PFC 级使用的典型开关频率为 65-150kHz。这里，功率密度需要折衷，以实现较低频率下的更高效率，因为在 150kHz 而不是 30kHz 下开关，电感器就可以小很多。这导致需要使用带有 SiC JBS 二极管的硅基超结 MOSFET 来保持高效率，同时在 65-150kHz 下进行硬开关。高度先进的超结 MOSFET 可以快速开关，而 SiC 肖特基二极管有助于最大程度地降低 MOSFET 的打开损耗。

图 3：常用的电源配置。在输入桥式整流器之后，是交错式 PFC 级和全桥 LLC 级

在电路的 LLC 级，通常也使用 650V MOSFET。该电路保持零电压开关 (ZVS) 运行并降低了关闭电流，因此损耗要低得多，并允许在 100-500kHz 的更高频率下工作，从而使变压器体积更小。在副边侧，导通电阻极低的 80-150V 硅 MOSFET 用于整流高频副边交流电压，以提供稳定的直流输出电压。选择使用 650V FET，以便在某些工作条件下 ZVS 丢失时，寄生二极管的恢复不会造成破坏。

半导体器件

再来看晶体管方面，在 PFC 级和直流转换器的高压侧，通常使用 650V 级器件。表 1 概述了硅器件、GaN 器件和 SiC 器件的最新技术及其相关特性。就影响芯片尺寸的单位面积电阻 (RdsA) 而言，到目前为止，SiC FET（SiC JFET 的 RdsA）是最佳选择。与硅基超结替代品相比，所有宽带隙器件均具有出色的寄生二极管恢复性能。然而，只有 SiC 器件和硅器件能够处理雪崩能量。增强型 GaN 器件的阈值电压 (Vth) 也很低，再加上其速度和较窄的栅极电压范围，使其难以驱动。

表 1：650V 晶体管选件的基本技术比较

表 2 展示了常用 TO247 封装中的一些行业等效产品的比较。硅基超结 (Si SJ) 器件和 UnitedSiC 的产品可通过 0 至 10V 驱动器驱动。SiC MOS 选件需要不同的电压（例如 -4V 至 18V）。SiC 器件均具有较低的输入电容（栅极电荷），并大大降低了二极管恢复电荷 (Qrr)。硅基超结和 SiC FET 的寄生二极管导电损耗低于 SiC MOSFET。

表 2：TO247 封装型中相似晶体管的参数比较

表 3 展示了 DFN8×8 占板空间中的相似器件的比较。硅基超结、SiC FET 和 GaN 器件都可以由标准的硅栅极驱动器驱动。UnitedSiC 的 FET 产品具有非常低的导通电阻。最好使用最下方三行的性能表征比较具有不同的 150℃ RDS(ON) 的器件。宽带隙解决方案提供了更好的性能表征，尤其是对于 Rds*Coss(tr) 和 Rds*Qrr。

表 3：DFN8×8 封装型中硅基驱动兼容晶体管的参数比较

图 4 展示了 SiC FET、GaN FET 和硅基超结 FET 常用配置的截面体系结构。GaN HEMT 是横向器件，而其他器件类型是垂直器件。垂直电流流动使较高电压器件可以更紧凑地实现，因为源级端子和漏级端子位于芯片的相对侧，而不是在顶部表面上。在 GaN HEMT 中，传导仅限于二维电子气 (2DEG) 沟道，而 SiC 器件使用短表面沟道，但大部分用于承载电流。SiC JFET 具有大体积沟道，加上其垂直特性，其单位面积电阻 (RdsA) 最低，芯片尺寸也最小。然后用低压硅 MOSFET 级联（将电阻增加 10％），以形成 SiC FET。

图 4：在数据中心电源和电信电源所用的 650V 领域中相互竞争的半导体器件的体系结构

随着器件的改进，最终的开关速度极限是由对器件输出电容 Coss 充电的负荷电流决定的。对于给定的导通电阻，低 Coss(tr) 值可提供最快的压摆率，以及达到 400V 的最短延迟时间。从表 3 可以明显看出，SiC FET 在这方面表现非常出色，并且是高频功率转换的不错选择。

就 Qrr 而言，与硅基超结器件相比，宽带隙选件的性能均有大幅提高。因此，只要电路如在连续电流模式 (CCM) 图腾柱 PFC 中一样使用硬开关打开，就选择这些器件。如果这些电路在续流状态下使用寄生二极管导电，则寄生二极管的开态压降会导致导电损耗。因此，通常使用同步导电，打开 FET 沟道以减少这些损耗。在检测电流反向与打开 FET 沟道之间通常会有一个延迟，在高频下，这个时间就成为开关周期的重要组成部分。例如，如果开关频率为 100kHz（10us 周期），则死区时间为 100ns，在此期间的二极管导电无关紧要。但在 1MHz（1000ns周期）的开关周期内，它则变为 10％。因此，寄生二极管的低导电压降 VSD 和低 Qrr 是有用的特性，而 SiC FET 的两者都很低。

此外，最有效的电路选件可避免硬打开，因为虽然宽带隙器件的关闭损耗可以忽略不计，但打开损耗却不可以忽略不计。借助可用 FET 的低栅极电荷、低导通电阻和关闭损耗，可以将软开关电路的频率提高 5-10 倍。

在器件坚固性方面，所有 SiC 选件均具有出色的雪崩能力，从而提高了转换器的系统可靠性。尽管其芯片尺寸较小，但通常可以超过超结 FET 的能力，尤其是在大电流电平下。GaN 器件无法处理雪崩，因此设计为具有高击穿电压，以避免出现此工作区。图 5 展示了来自 UnitedSiC 的 40mohm、650V SiC FET 承受 80A 峰值雪崩电流（蓝色）的范围，这远远超出任何实际需要。观察到的击穿电压超过 800V （绿色）。

图 5：UF3C065040K4S（40mohm、650V SiC FET 器件）的非钳位电感测试波形。尽管 SiC JFET 尺寸很小，但该器件可承受 80A 以上的雪崩电流而不会出现故障

栅极驱动的注意事项

使用 SiC FET 的关键简化之处在于，低压 MOSFET 具有 5V 的阈值电压 VTH 和 +/-25V 的最大栅源电压 VGS(MAX) 额定值。它可以像硅基超结 MOSFET 一样以 0 到 10V（或12V）驱动。图 6 是各种技术的推荐栅极驱动电压与相应栅极绝对最大额定值的比较。SiC MOSFET 通常采用负和正栅极驱动，并且栅极电压需要 20 至 25V 的总摆幅。栅极电压通常非常接近绝对最大额定值，这需要仔细注意栅极尖峰。较大的栅极摆幅在较高频率下可能会增加相当大的栅极电荷损耗。此外，要管理阈值电压 VTH 磁滞问题，必须认真遵循制造商的建议来确定栅极驱动电压电平。SiC FET 在这方面非常灵活，不仅不需要对栅极电压电平进行如此仔细的控制，而且可以在与 SiC MOSFET 兼容的栅极电压下驱动。

图 6：比较各种硅基和 SiC 器件类型的推荐栅极驱动和栅极电压最大额定值的图表。SiC FET 具有独特的通用性

增强型 GaN 器件通常具有较低的阈值电压 Vth，并在狭窄的栅极电压范围内驱动，该范围通常非常接近绝对最大栅源电压 VGS 极限。这需要专门的驱动器和仔细的布局，以避免损坏开关。共源共栅选件可以避免其中一些困难。增强型器件的较低栅极电压摆幅有利于降低较高频率下的栅极损耗。

在所有情况下，随着器件在更高的速度下使用，以高 dV/dt 保持器件关闭变得越来越具有挑战性。管理电源环路和栅极驱动环路电感的栅极电压尖峰也是如此。采用带有开尔文源级引脚的封装会有很大作用，但是我们将在本文的后面部分中介绍其他选件。

电路拓扑结构–PFC 级

图 7 展示了图腾柱 PFC (TPPFC) 电路，以及使用 UJC06505K 型 SiC FET 在 1.5KW 的 UnitedSiC 演示板上以 100kHz 测得的效率。该电路消除了来自输入二极管桥和 SiC PFC 二极管的所有二极管导电损耗。在这种情况下，转换器将以连续电流模式 (CCM) 模式运行，并且对器件进行硬开关。

图 7：基本图腾柱 PFC 电路，以及与钛金标准相比较的效率数据，该数据在 UnitedSiC 的演示板上使用 UJC06505K 型 SiC FET 测得 

图 8 展示了在设计时可与耦合电感器一起使用的交错 TPPFC。该电路可以在连续电流模式下使用，也可以在临界导通模式下以更高的频率工作，因为这样可以消除打开损耗。使用 SiC FET 可以在不牺牲效率的情况下实现非常高的功率密度，尽管在纹波电流较高且必须检测电流过零点的情况下，控制和磁性设计的复杂性更高。

图 8：交错图腾柱 PFC，采用两个快速开关和一个线频开关半桥。耦合电感器方法允许使用临界传导模式运行，从而可以显著提高频率

表 4 展示了使用图 1 所示的交错式 PFC 拓扑结构和图 8 的交错式图腾柱 PFC 的损耗细分比较。在这两种情况下，我们都假定一个 3KW 的转换器以 100kHz 的频率运行每个开关。交错意味着电感器的纹波频率为 200kHz。图腾柱 PFC 的损耗降低了 25.7W（相对于 51.4A），从而可以实现钛金标准的净效率目标。这是通过消除桥式整流器的 24.3W 损耗实现的。本示例中使用的图腾柱 PFC 需要四个以上的 FET 和栅极驱动。

表 4：使用 UJC06505K 在 CCM 模式下以 100kHz 实现 3KW 的交错式 PFC 与图腾柱 PFC 电路的损耗和复杂度比较

不需要检测电流交叉的另一种方法是使用附加的辅助开关，以在打开时实现零电压转换。使用诸如辅助谐振变换极 (ARCP) 之类的谐振技术可消除打开和关闭损耗，从而获得相似或更好的结果。然而，仅在功率远高于 5KW 时，更先进技术才有性价比优势。

电路拓扑–直流-直流级

由于输出电压是固定的，因此图 1 的全桥 LLC 转换器可提供出色的功率密度和效率，并且目前已成为大功率电平应用的工业主力。随着功率降低，可以采用半桥 LLC 实施方案。常用频率范围为 100-500kHz，考虑到 12V 输出的大电流电平，降低损耗的关键工作转移到了变压器副边 MOSFET 和低压副边 MOSFET。

对于高压 FET，漏源电压 VDS 从其关闭状态到二极管导电的过渡中需要对输出电容进行充电，并且为了快速进行充电，COSS(TR) 必须低。但是，用户必须在 FET 栅极进行同步导电之前尽量缩短死区时间，以减少寄生二极管的导电损耗。开态下的低电阻可最大程度地减小导电损耗，大多数超结和宽带隙开关的关闭能量 EOFF 较低，有助于将开关损耗保持在最低水平。

如果在轻负荷条件下 ZVS 丢失，则可能发生二极管硬恢复。对于宽带隙开关（例如 SiC FET），这样虽然不会带来任何风险，但会损坏硅基超结 MOSFET。为了最大程度地减少这种可能性，通常使用快速恢复版本的超结 FET，但无需对 SiC FET 采取此类预防措施。

近期前景展望

尽管硅基超结 FET 的改进仍在继续，但未来几年 SiC 和 GaN 器件可能实现的改进水平会远远超过硅器件所能达到的水平。除了改进单位面积电阻 RdsA（每 2-3 年提高 30-50％）之外，预计封装技术方面也会有很多改进。要解决的主要挑战是低电感和小型表面贴装选件中如何更有效的散热。

一种可能的途径是升级为专为直接表面安装使用而设计的半桥元件或作为电路板中的嵌入式元件的半桥元件。这样就会简化电路板布局，并允许实现较低电感功率和栅极环路。

驱动器与功率器件集成的另一种新兴途径是作为单个驱动器加开关或作为半桥元件。由于大多数 SiC 器件和 GaN 器件都需要独特的驱动电压电平和电路，因此可以将这种复杂性吸收到共封装或集成产品中，从而使用户更轻松。此外，每个器件随后都可以更好地发挥其全部潜力。无疑，这将进一步节省系统成本和功耗，并推动宽带隙器件的采用。

沿着这些思路，本系列的前几篇文章中介绍了具有集成半桥栅极驱动器的 SIP 半桥，该驱动器使用 35mohm，1200V SiC FET。许多供应商都在提供表面安装选件，并且这种趋势可能会加速。

650V 宽带隙开关的成本现在正在迅速下降。预计在未来两年内，UnitedSiC 的 650V FET 将与硅器件价格接近。随着易用性的发展，这种趋势有望迅速加速宽带隙器件在服务器和电信电源应用中的部署。