局部放电测试电路的基本接法

电子说

1.3w人已加入

描述

  (1)标准试验电路,又称并联法。适应于必须接地的试品。

  其缺点是高压引线对地杂散电容并联在CX上,会降低测试灵敏度。

  (2)串联法,其要求试品低压端对地浮置。

  其优点是变压器入口电容、高压线对地杂散电容与耦合电容CK并联,有利于提高试验灵敏度;缺点是试样损坏时会损坏输入单元。

  (3)平衡法试验电路:要求两个试品相接近,至少电容量为同一数量级。

  

  其优点是外干扰强烈的情况下,可取得较好抑制干扰的效果,并可消除变压器杂散电容的影响,而且可做大电容试验;缺点是须要两个相似的试品,且当产生放电时,需设法判别是哪个试品放电。

  由于现场试验条件的限制(找到两个相似的试品且要保证一个试品无放电不太容易),所以在现场平衡法比较难实现,另外,由于采用串联法时,如果试品击穿,将会对设备造成比较大的损害,所以出于对设备保护的想法,在现场试验时一般采用并联法。

  高压滤波器可以防止在测试过程中试品击穿而损坏其他设备,阻塞放电电流进入试验变压器,并且可以抑制从高压电源进入的谐波干扰,隔离滤波器是将电源的干扰和整个测试系统分开,降低整个测试系统的背景干扰。

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分