基于28nm工艺低电压SRAM单元电路设计

在分析传统SRAM存储单元工作原理的基础上,采用VTC蝴蝶曲线,字线电压驱动,位线电压驱动和N曲线方法衡量了其静态噪声容限。
 
在这种背景下,分析研究了前人提出的多种单元优化方法。这些设计方法,大部分仅仅优化了单元读、写一方面的性能,另一方面保持不变或者有恶化的趋势;单端读写单元往往恶化了读写速度,并使灵敏放大器的设计面临挑战;辅助电路的设计,往往会使SRAM的设计复杂化。
 
为了使SRAM存储单元的性能得到整体的提升,本文提出了读写裕度同时提升的新型10TSARM单元电路结构,可以很大程度上抑制传统6T存储单元读操作时"0"节点的分压问题,提高SRAM存储单元的读静态噪声容限(RSNM),进而提升SRAM存储单元的读稳定性。
 
在写操作时,用位线电压提供交叉耦合反相器的电源电压,降低了单元维持"1"的能力和一边反相器的翻转点,这样可以很大程度的提高SRAM存储单元的写裕度(WM)。同时,可以优化SRAM存储单元的抗PVT波动能力,并且可以降低SRAM存储单元的最小操作电压。
 
基于SMIC 28nm工艺节点仿真结果显示,新型10T单元结构在电源电压为1.05V时,和传统6T单元相比,RSNM提升了 2.19倍,WM提升了 2.13倍。同时,在单元读写操作时,错误率较低。另外,新型单元的最小工作电压仅为传统的59.19%,拥有更好的抗工艺变化能力。