设计很难通过电磁兼容EMC测试的原因是什么

　　为什么设计很难通过电磁兼容EMC测试？

　　避免失败的EMC一致性测试只涉及在设计和制造过程中使用基本设计规则，为了避免代价高昂的EMC测试失败，我们列出了设计失败EMC测试的一些常见原因，为什么会出现这些故障以及如何通过适当的设计实践来避免这些失败：

　　1.避免中断信号返回平面

　　在正常情况下，任何电路板很少需要在信号返回或接地层中放置分离，间隙或切口。添加这些中断可能会导致比解决方案更多的问题。这些问题中主要的是设计控制低频电流流动所需的时间和精力。

　　如果您绝对相信您的电路板确实需要在信号返回平面中进行分离，间隙或切割以防止低频耦合问题，请寻求其他帮助或建议。专家可以检查您的工作，提出建议并帮助您提出解决方案，帮助您有效地弥补差距。重要的是要记住，对于其他设计有效的方法在您的设计中可能不会起作用。

　　2.不要在连接器之间放置高速电路

　　太多的设计师忽略了这个简单的规则。绕过这个细节会导致设计膨胀，需要屏蔽和过滤。

　　连接器在印刷电路板（PCB）上的放置至关重要，因为连接到这些连接器的电缆作为非常有效的天线，特别是在低于2到300MHz的频率下，虽然PCB迹线也可以充当天线，但是它们的效果相对于这些频率处的波长往往是电小的。这使得PCB走线相对低效的散热器，电缆长度通常更接近这些频率下的佳波长，使其成为更有效的辐射器。

　　通常，这不是问题-当这些连接器沿着板的单个边缘布置时，它们之间的电压相对较小。然而，当高速电路位于连接器之间时，可能产生较高的电位差，从而在电缆的屏蔽和/或导体上产生RF电流。这反过来导致电缆辐射，可能导致产品超过排放要求。

　　3.确保辅助设备符合要求

　　在排放测试期间，制造商需要使用市售电缆将辅助设备连接到所有I/O端口。这确保了设备内所有端口的使用，展示了设备的全部功能。这通常呈现坏情况，导致设备产生大排放水平。

　　此步骤对于测试过程非常重要，但是不正确的辅助设备可能会导致严重的问题。例如，如果您使用不兼容的设备，例如低质量的USB闪存驱动器，则排放测试会产生偏差读数。这不是因为您的设备-这是因为不合规的辅助设备。由此不合规设备引起的读数可能会导致您和您的生产团队对排放问题进行不必要的调查，而这些问题根本就不存在。这不仅会严重延迟您的产品发布，而且还可能使您的公司花费数千工时并重新预订测试实验室的费用。

　　4.找到合适的LCD显示器

　　LCD显示屏可以像任何其他部件一样影响产品的辐射发射性能。这主要是因为并非所有LCD都以相同的方式制造。即使它们看起来相同，由于设计上的差异，一个LCD可能比另一个制造商发出更多噪声。

　　处理此问题在很大程度上取决于产品中使用的LCD显示屏。在大多数情况下，通过订购样品，从多个制造商一次测试多个屏幕是一种务实的方法。这样，测试仪可以预先扫描每个显示器，以确定小化排放的佳方式。

　　另一方面，对于更大，更昂贵的LCD显示器，这种做法更不可行，使用自定义LCD显示器的可能性更小，因为可能需要放入多个自定义订单。

　　避免此问题的佳方法是从可信赖的制造商处订购，以便备份其排放等级，此外，通过围绕屏幕设计来减少排放可以产生积极的结果。例如，如果LCD通过柔性电缆或DIP连接器连接到设备的其余部分，则在设计中添加信号滤波器可能同样有效。

　　5.准备ESD测试

　　静电放电测试，也称为ESD测试，是一般CE测试的重要要求，此测试过程会检查您的产品在遇到强力静电放电时的行为方式，该过程通常涉及将2至8kV的ESD脉冲施加到产品的暴露金属表面（接触放电）以及绝缘表面（空气放电）。ESD测试可能会对产品造成严重损坏。

　　为了提高产品的性能并避免ESD测试造成的损害，设计人员可以采取以下几种措施：

　　a、精确定位ESD测试位置

　　这些是可以在不使用特殊设备或拆卸产品的情况下触摸的设备区域。外壳上的探索性测试是该过程的一部分，其中测试仪接触产品底盘的所有外部部分。如果机箱不导电，其他常见测试点包括连接器，螺钉头，键盘和按钮，机箱接缝，显示器以及内部PCB和组件靠近机箱的区域。

　　b、确定ESD测试级别

　　通常，放电以逐渐增加的电压水平施加，从两千伏到四千伏用于接触放电，以及从两千伏到八千伏用于空气放电。这些级别可能因您的产品和预期的安装环境而异。请咨询您的测试实验室或参考产品的适用标准，以确定适用于您的产品的测试级别。

　　c、选择合适的抑制器

　　查找电路板的ESD保护，请记住，此保护必须适合应用于产品的测试级别。火花隙，电阻器，电容器，压敏电阻和TVS二极管都是用于此目的的良好抑制器，但它们必须适合您的产品，而不会产生问题。

　　d、将抑制器应用于适当的位置

　　一旦有了保护组件，请务必将它们放置在尽可能靠近问题区域的位置。这小化了由放电位置和抑制器之间的任何布线引起的串联电感。

　　e、想想放电路径

　　仔细考虑应用ESD的放电路径。在许多设计中，出于安全原因，底盘接地与主板接地分离。一种常见的方法是将电路板接地的机箱接地回到主电源输入端。这允许任何放电消散而不影响电路的其余部分。

　　6.管理信号转换时间

　　较低谐波频率的良好数字信号的幅度比高次谐波大得多，减慢数字信号的转换时间可以进一步减少这些高次谐波。但是，过多地增加转换时间会开始降低信号完整性，寻找“适合点”是关键。

　　控制上升和下降时间的三种常用方法包括：

　　a、使用逻辑系列控制摆率

　　这通常是应用程序有效的选择，尤其是匹配终端。

　　b、将电阻器或铁氧体与器件的输出串联

　　控制电路的上升时间为设计人员提供了更多控制，同时通常比所列出的其他选项的成本更低。铁氧体同样有效但成本更高。

　　c、将电容器与器件的输出并联

　　电容器可以增加源设备拉动的高频电流量。这通常是转换时间控制不实用的选择，但它在某些情况下有效。

　　7.小化循环区域

　　电板设计中简单，常见的错误之一是增加了与高频电流相关的环路区域。这通常是设计师监督的结果，特别是如果设计师不知道电流流向何处。

　　为避免此问题，电路设计人员应了解以下内容：

　　信号电流总是返回其源头。因此，当前路径始终是循环。

　　信号电流采用阻抗小的路径。对于高频电流，这往往是电感小的路径。对于较低频率的电流，这是阻力小的路径。

　　8.降低电缆上的RF噪声

　　电缆容易发出RF噪声，这会增加产品的总体排放，导致产品无法通过辐射测试。

　　如果您完成的设计似乎存在辐射发射问题，那么您应该首先尝试找出问题，即尽可能多地分离电缆，如果发射消失，您就会知道噪声是从其中一根分离的电缆辐射出来的。通过逐个重新连接电缆直到问题发射重新出现，使用简单的消除过程。在某些情况下，多根电缆可能是问题的根源，使得识别和处理问题电缆变得更加困难。

　　虽然人们应该记住这些步骤，以便在这些问题发生后缓解这些问题，但好在设计阶段尽可能减少任何意外的RF能量。设计人员通过小化信号转换速率来实现这一点，如前面第6项中所述。

　　有数百种方法可以减轻这些信号对排放的影响，但可以通过一些简单的设计实践来预防这些影响。这些设计实践中的个涉及在电源和静态I/O信号中添加内嵌铁氧体磁珠，或者只需将0欧姆电阻器作为占位符放置在未来可能需要铁氧体磁珠的区域。这些直列式磁珠可用作噪声抑制磁珠，专门设计用于吸收射频能量并将其转换为热量。这些建议中的第二个涉及在连接器处提供足够的电源去耦。

　　9.选择正确的电源适配器

　　嘈杂的电源或电源转换器会给您的设备带来很大的噪音，对测试期间设备的排放性能产生负面影响。因此，选择适合您设备排放等级的电源适配器非常重要。

　　排放等级基本上是描述设备预期用途的等级，例如，A类设备设计用于商业，工业和商业环境，而B类设备可用于这些区域以及住宅区域，在这两类中，B要求比A类要求严格得多，对排放水平的限制要低得多。这种需求差异意味着了解您的设备类并找到合适的电源非常重要。

　　除此要求外，您还应考虑：

　　适应电源适配器，电源适配器通常使用直流电阻负载进行测试，这与动态负载有根本的不同，这意味着当连接到具有更宽电流供应频谱的动态负载时，适配器的发射特性可能不同。电流特性的这种差异可能导致比宣传的更多的排放。为了大限度地减少这种差异的影响，您可能需要专门设计电源电路以处理更宽的电流供应范围。

　　选择更好的适配器，许多制造商在合规性测试方面都不会说实话，在质量较差（或价格较低）的制造商中比较常见，因为它会降低其利润并大化其利润。出于这个原因，将一点点时间和金钱投入到值得信赖的制造商的质量适配器中并没有什么坏处。

　　要求制造商提供测试报告，仔细检查您购买的设备绝对不会受到影响，特别是如果它来自新的制造商，许多制造商将提供测试报告以支持他们对其设备的声明。

　　10.使用屏蔽过敏电路

　　EMC抗扰度测试可能会干扰敏感的模拟电路，这就是为什么要用良好接地的导电屏蔽保护它们的原因，射频场中的能量会引起小电流，这会干扰电路的运行，尤其是传感器和其他更敏感的部件。

　　通过在这些敏感部件周围添加导电屏蔽，可以在CE测试期间避免大部分这些负面影响。

　　11.在EMC中找到值得信赖的专家

　　超过一半的消费产品未通过EMC合规性测试，这就是为什么内部测试可能成为制造过程中如此重要的一部分，预先合规性测试不仅可以让您的公司在正式测试之前识别合规性问题并进行纠正，而且还可以通过消除多次测试，重新安排费用和人工成本的需要来节省资金。