ASIC设计学习工具盘点

RTL代码规则检查工具：nlint，spyglass。这两个软件主要是用于检查代码的语法和语义错误的，并且比其他的工具能检测出更多的问题，比如说命名规格，时序风险，功耗等。详细介绍请参考软件的使用教程，nlint有Windows版和linux版，软件的l使用教程可以在eetop上搜索到。

RTL代码仿真工具：这类仿真工具有较多的组合，比如说：qustasim/modelsim，NC_verilog+Verdi，VCS+DVE，VCS+Verdi等等。目前笔者使用的组合是VCS+Verdi。这两个软件是业内主流的仿真软件，还可以结合UVM库进行仿真，当然这是验证方法学的内容。

综合工具：DesignComplier。最常用的综合工具，没有之一，该软件主要是将RTL代码“翻译+优化+映射”成与工艺库对应的门级网表。并且还包含功耗分析软件PowerComplier和边界扫描寄存器插入软件BSDComplier。

可测性设计：DFTComplier+TetraMAX。软件在DC之后使用，DFTComplier用于将设计的内部寄存器替换成扫描寄存器并组成一条或多条扫描链，TetraMAX是用于自动生成测试向量的。

形式验证工具：Formality、Conforml（candence出品）。等价性验证工具，主要是在DFTComplier插入扫描链之后进行验证，另外，在版图综合时钟树，插入BUFFER之后，也需要用该工具进行等效性验证。

静态时序分析工具：PrimeTime。业界最常用的时序分析工具之一，该软件包括功耗分析PTPX工具，功耗分析必备。cadence也有对应的时序分析工具——EncounterTimingSystem。

自动布局布线工具（APR）：ICC，Enconter。其中Encounter是Cadence公司的。

数模混合仿真：nanosim+VCS，nanosim的升级版为XA。