从硬件工程师的角度来了解石英晶振

电子说

1.3w人已加入

描述

对于我们一些电路设计工程师来说,知道石英晶振在电路有着非常重要的作用,很想深入的了解晶振具体在电路中起到什么作用?跟时序又具体是什么关系?为什么同一个板子需要不同的几个晶振等等;通过网络去查找相关资料,查到的要么太理论、要么就是专门的晶振制造和晶振参数指标等资料,未能实际就应用作出比较详细的解释。以下是我们收集的一些关于类似这些方面的问题作出的解释,希望能帮到刚接触晶振的工程师们。

第一,晶振在电路的具体作用:

大家都知道CPU运行时是一步一步的,每“一步”执行一条指令,那么 这个“一步”的判断依据就是来自晶振。低端CPU的运行速度由晶振直接决定,高端CPU的运行速度由晶振倍频后产生时钟决定。比如, 89C51的经典晶振是11.0592MHz,其运行频率是11.0592MHz/12;

PC机的奔腾、酷睿等CPU也是用晶振的,倍频N倍后可到GHz。

第二, 时序跟晶振的关系

时序的细化就是“依赖时钟进行运作的顺序”,而时钟就是由晶振产生的,晶振和时序两者没有直接联系。时序更多的是涉及一组信号之间的关系而已,所以晶振只是扮演一个时钟信号的提供者。

第三, 同一块板不同晶振的关系

不同的CPU或者不同的芯片,都有其标准定制的运行频率,所以需要不同的晶振。比如,USB1.1需要的是48MHz时钟进行分频,那么一般需要12MHz晶振,倍频4倍得到48MHz。RTC时钟需要比较准确的1S(1秒)定时,所以需要32.768KHz的晶振。

第四, 既然时钟频率可以进行倍频和分频,为什么不可以做固定选择呢?如USB1.1需要的是48MHz时钟进行分频,那么一般需要12MHz晶振,倍频4倍得到48MHz。为什么不直接用48MHz晶振,而要选择倍频?

这个问题很关键,具体是选用基频的还是倍频的,其实这也是涉及多方面的因素,有成本的问题,有电路的问题,通常高频晶振容易对外围电路或受到外围电路的影响,所以PCB layout时需要注意;其次,高频晶振制造难度大,其成本也必然高,由于晶振的频率根厚度成反比,所以频率越高,晶片就越薄,不仅石英晶片制作成本高,使用时也会因为一些问题带来不利因素,不过所有的都不是是绝对的,很多电路采用50M甚至更高频率的晶振,所以至于如何选择应该根据芯片方案及实际应用情况来确定。

第五, 为什么实时时钟晶振都是用32.768KHZ晶振的呢?

这是因为RTC时钟需要比较准确的1S(1秒)定时,数字电路都是用2进制表示数字,32768表示为1000000000000000(15个零),这样只要检测到最高位变化,就知道1秒了,不要检查每个位,电路简单。某些其它频率可以,可是就是没有32.768KHZ 实现的容易和准确了。

第六, 时钟就一定是用晶振的吗?

这可不是一定的,在还没有石英晶振前,产生时是用RC、LC等振荡电路实现的,只是它们的精度不高而已。如果要进行无线数据或图像的传输,就必须用到更高精度的石英晶振才可以。另外当前很多单片机也已经可以不要晶振,就是使用了内部的RC振荡电路。

第七,分频和倍频电路之间的区别

分频电路是数字电路,在实现上只要一个计数器加一个比较器就可以了;倍频电路是模拟电路,一般是PLL实现,实现M、N在一定范围内的M/N的倍频或分频,比较复杂,而且对电路电源的干扰敏感,所以分频是用在数字电路当中,倍频是属于模拟电路,分频比较简单,倍频电路复杂,两者用法不一样,难易有别。

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分