DS3144成帧器与DS3154 LIU的连接

摘要：DS3144在一块硅片上集成了四个独立的DS3/E3成帧器，包括在四路单独的DS3或E3信道产生帧并对其进行格式化所必需的全部电路。器件中的每一个成帧器都是独立配置，支持具有告警检测与生成功能的M23 DS3、DS3 C位奇偶或G.751帧格式。DS3144可以不使用粘合逻辑与各种LIU、微处理器总线和其他系统元件连接。连接到LIU的数字数据可以是二进制(NRZ)或双极性(POS/NEG)数据，并提供内部B3ZS/HDB3编、解码器。DS3154四LIU提供在物理层与DS3、E3或STS-1线路接口的必要功能。每一个LIU有一个独立的接收和发送通道以及一个内置的抖动衰减器。DS3154的每一个端口独立配置。DS3154可以采用硬件配置或CPU总线配置。

本应用笔记也适用于下面的Dallas Semiconductor成帧器和Dallas Semiconductor LIU：

DS3/E3 Framer	Description
DS3141	Single-Port Framer
DS3142	Dual-Port Framer
DS3143	Triple-Port Framer
DS3146	6-Port Framer
DS3148	8-Port Framer
DS31412	12-Port Framer
DS3/E3/STS-1 LIU	Description
DS3151	Single-Port LIU
DS3152	Dual-Port LIU
DS3153	Triple-Port LIU

DS3144接收成帧器LIU接口引脚

接收正数据输入/接收NRZ数据输入(RPOS/RNRZ)：如果MC1寄存器中的BIN = 0，LIU接口处于双极性模式(POS/NEG)。这种模式下，AMI格式的串行数据流随时钟输入成帧器。外部LIU 的RPOS = 1表示线上接收到正脉冲，LIU的RNEG = 1表示线上接收到负脉冲。如果BIN = 1，成帧器处于二进制(NRZ) LIU接口模式。在这种模式下，成帧器在RNRZ引脚随时钟输入二进制格式的串行数据。RNRZ = 1表示数据流中的一个1，RNRZ = 0表示数据流中的一个0。

接收负数据输入/接收线路代码违反输入(RNEG/RLCV)：如果MC1寄存器中的BIN = 0，LIU接口处于双极性模式(POS/NEG)。这种模式下，成帧器随时钟输入交替符号反转(AMI)格式的串行数据流。外部LIU的RPOS = 1表示线上接收到正脉冲，LIU上的RNEG = 1表示线上接收到一个负脉冲。如果BIN = 1，成帧器处于二进制(NRZ) LIU接口模式。在这种模式下，成帧器在RNRZ引脚随时钟输入二进制格式的串行数据流，在RLCV引脚输入线路代码违反。

接收时钟输入(RCLK)：RCLK用来将数据从RPOS/RNEG (双极性LIU接口模式)或RNRZ (二进制LIU接口模式)送入接收成帧器。如果MC5寄存器中的RCLKI = 0，数据在RCLK的上升沿进入成帧器。如果RCLKI = 1，数据在RCLK的下降沿进入成帧器。从LIU得到的RCLK通常具有±20ppm以内的精确度，但是成帧器也能在RCLK上接收高达52MHz的间隙时钟，比如从那些将DS3和E3映射至SONET/SDH或从中反映射的IC中得到的时钟。

DS3144发送格式化LIU接口引脚

发送正数据输出/发送NRZ数据输出(TPOS/TNRZ)：如果MC1寄存器的BIN = 0，LIU接口处于双极性(POS/NEG)模式。在这种模式下，发送格式化器以AMI格式输出串行数据流。TPOS = 1告诉外部LIU要在线上驱动一个正脉冲，TNEG = 1告诉LIU在线上驱动一个负脉冲。如果BIN = １，LIU接口处于二进制(NRZ)模式。在这种模式下，发送格式化器在TNRZ引脚上以二进制格式输出串行数据流。TNRZ = 1表示数据流中的一个1，TNRZ = 0表示0。

发送负数据输出(TNEG)：如果MC1寄存器中的BIN = 0，LIU接口处于双极性(POS/NEG)模式。这种模式下，发送格式化器以AMI格式输出串行数据流。TPOS = 1告诉外部LIU在线上驱动一个正脉冲，TNEG = 1告诉LIU在线上驱动一个负脉冲。如果BIN = 1，LIU接口处于二进制(NRZ)模式。这种模式下，发送格式化器在TNRZ引脚上以二进制格式输出串行数据流，并且TNEG被置低。

发送时钟输出(TCLK)：TCLK用于发送成帧器从TPOS/TNEG (双极性LIU接口模式)或TNRZ (二进制LIU接口模式)输出时钟数据。如果MC5寄存器的TCLKI = 0，数据在TCLK的上升沿送出格式化器。如果TCLKI = 1，数据在TCLK下降沿输出。TCLK通常TICLK的缓冲输出(可选择反相)。当线路环回或载荷环回激活时，TCLK是RCLK的缓冲输出(可选择反相)。当TICLK上没有时钟信号并且MC1：LOTCMC=1时，TCLK是RCLK缓冲输出(可选择反相)。

DS3154接收-LIU成帧器接口引脚

接收器正AMI/接收器数据(RPOS/RDAT)：当接收器被配置为双极性接口时(RBIN = 0)，每次接收到正AMI脉冲RPOS都为高脉冲。当接收器配置为二进制接口时(RBIN = 1)，RDAT输出解码二进制数据。RPOS/RDAT在RCLK的下降沿(RCINV = 0)或RCLK的上升沿(RCINV = 1)刷新。

接收器负AMI/线路代码违反(RNEG/RLCV)：当接收器被配置为双极性接口时(RBIN = 0)，每次接收到负AMI脉冲RNEG都为高脉冲。当接收器配置为二进制接口时(RBIN = 1)，RLCV产生高脉冲表示代码违反。RNEG/RLCV在RCLK的下降沿(RCINV = 0)或在RCLK的上升沿(RCINV = 1)刷新。

接收器时钟(RCLK)：恢复的时钟在RCLK引脚输出。恢复的数据在RCLK的下降沿(RCINV = 0)或RCLK的上升沿(RCINV = 1)从RPOS/RDAT和RNEG/RLCV引脚输出。信号丢失期间(RLOS = 0)，RCLK输出信号从LIU主时钟获得。

DS3154传送-LIU成帧器接口引脚

发送器正AMI/发送器数据(TPOS/TDAT)：当发送器配置为双极性接口时(TBIN = 0)，TPOS为高时线上发送正脉冲。发送器配置为二进制接口时(TBIN = 1)，TDAT上的数据经过B3ZS或HDB3编码后发送。TPOS/TDAT在TCLK的上升沿(TCINV = 0)或TCLK的下降沿(TCINV = 1)采样。

发送器器负AMI (TNEG)：当发送器配置为双极性接口时(TBIN = 0)，TNEG为高时在线上传送负脉冲。当发送器配置为二进制接口时(TBIN = 1)，TNEG被忽略并置高或置低。TNEG在TCLK的上升沿(TCINV = 0)或TCLK的下降沿(TCINV = 1)采样。

发送器时钟(TCLK)：DS3 (44.736MHz _20ppm)、E3 (34.368MHz _20ppm)或STS-1 (51.840MHz _20ppm)时钟作用在该信号。要发送的数据在TCLK上升沿(TCINV = 0)或TCLK下降沿(TCINV = 1)从TPOS/TDAT和TNEG引脚移入器件。

接口所需的DS3144与DS3154寄存器:

表1所示为对应于最高级别配置、控制以及包括复位、时钟、引脚控制和线路接口功能在内的每一个成帧器状态的DS3144寄存器。

表1. DS3144线路接口寄存器映射

ADDR.	REGISTER	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
01h	MC1	LOTCMC	ZCSD	BIN	MECU	AECU	TUA1	DISABLE	RST
02h	MC2	OSTCS	TCCLK	N/A	N/A	N/A	DLB	LLB	PLB
03h	MC3	TDENMS	TSOFC	TOHENI	TOHI	TSOFI	TICLKI	TDATI	TDENI
04h	MC4	RDENMS	ROOFI	RLOSI	RDATH	RSOFI	ROCLKI	RDATI	RDENI
05h	MC5	RNEGI	RPOSI	RCLKI	TNEGH	TPOSH	TNEGI	TPOSI	TCLKI
06h	ISR1	N/A	N/A	N/A	N/A	INT4	INT3	INT2	INT1
08h	MSR	LORC	LOTC	T3E3	FEAC	HDLC	BERT	COVF	N/A
09h	MSRL	LORCL	LOTCL	N/A	N/A	N/A	N/A	COVFL	OSTL
OAh	MSRIE	LORCIE	LOTCIE	T3E3IE	FEACIE	HDLCIE	BERTIE	COVFIE	OSTIE

注：有下划线的位是只读位。标有N/A的位是未定义位。未定义位是为将来功能升级保留的，必须写为逻辑 0并且在读取的时候忽略。

表2所示为DS3144 DS3/E3成帧器寄存器。在此寄存器地址映射中，带下划线的位是只读位。标有N/A的位是未定义位。未定义位是为将来功能升级保留的，必须写为逻辑 0并在读取的时候忽略。

表2中的寄存器对应于最高级配置、控制以及DS3和E3模式下的每一个成帧器的状态。

表2. DS3144 DS3/E3成帧器寄存器映射

ADDR.	REGISTER	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
10	T3E3CR1	E3SnC1	E3SnC0	T3IDLE	TRAI	TAIS	TPT	CBEN	DS3M
11	T3E3CR2	FRESYNC	N/A	TFEBE	AFEBED	ECC	FECC1	FECC0	E3CVE
12	T3E3EIC	MEIMS	FBEIC1	FBEIC0	FBEI	T3CPBEI	T3PBEI	EXZI	BPVI
18	T3E3SR	N/A	N/A	SEF	T3IDLE	RAI	AIS	OOF	LOS
19	T3E3SRL	COFAL	N/A	SEFL	T3IDLEL	RAIL	AISL	OOFL	LOSL
1A	T3E3SRIE	COFAIE	N/A	SEFIE	T3IDLEIE	RAIIE	AISIE	OOFIE	LOSIE
1B	T3E3IR	RUA1	T3AIC	E3Sn	N/A	EXZL	MBEL	FBEL	ZSCDL
20	BPVCR1	BPV7	BPV6	BPV5	BPV4	BPV3	BPV2	BPV1	BPV0
21	BPVCR2	BPV15	BPV14	BPV13	BPV12	BPV11	BPV10	BPV9	BPV8
22	EXZCR1	EXZ7	EXZ6	EXZ5	EXZ4	EXZ3	EXZ2	EXZ1	EXZ0
23	EXZCR2	EXZ15	EXZ14	EXZ13	EXZ12	EXZ11	EXZ10	EXZ9	EXZ8
24	FECR1	FE7	FE6	FE5	FE4	FE3	FE2	FE1	FE0
25	FECR2	FE15	FE14	FE13	FE12	FE11	FE10	FE9	FE8
26	PCR1	PE7	PE6	PE5	PE4	PE3	PE2	PE1	PE0
27	PCR2	PE15	PE14	PE13	PE12	PE11	PE10	PE9	PE8
28	CPCR1	CPE7	CPE6	CPE5	CPE4	CPE3	CPE2	CPE1	CPE0
29	CPCR2	CPE15	CPE14	CPE13	CPE12	CPE11	CPE10	CPE9	CPE8
2A	FEBECR1	FEBE7	FEBE6	FEBE5	FEBE4	FEBE3	FEBE2	FEBE1	FEBE0
2B	FEBECR2	FEBE15	FEBE14	FEBE13	FEBE12	FEBE11	FEBE10	FEBE9	FEBE8

DS3154可以工作在硬件模式或者CPU总线模式。

在硬件模式下，将输入引脚置为高或低就可以进行所有配置。所有的状态信息在状态输出引脚得以体现。硬件模式下内部寄存器不可访问。HW引脚被拉高时(HW = 1)器件配置为硬件模式。

在CPU总线模式下，大多数硬件模式下的配置引脚和状态引脚被重新分配成地址、数据和控制线，它们与8位微处理器总线接口。HW引脚置低(HW = 0)时器件配置为CPU总线模式。

除了HW引脚外，硬件模式下的配置引脚和状态引脚在CPU总线模式下都有相应的寄存器位。硬件模式引脚和CPU总线模式寄存器位有相同的名称和功能，不同的是所有寄存器位都是高有效。表3为DS3154的寄存器映射，可以用来与DS3144进行接口连接。

表3. DS3154的寄存器映射

ADDR.	REGISTER	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
00h	GCR1	E3M	STS	LLB	RLB	TDSA	TDSB	-	RST
01h	TCR1	-	TBIN	TCINV	TJA	TPD	TTS	TLBO	-
02h	RCR1	ITU	RBIN	RCINV	RJA	RPD	RTS	RMON	RCVUD
03h	SR1	-	-	TDM	PRBS	-	-	RLOL	RLOS
04h	SRL1	-	-	TDML	PRBSL	PBERL	RCVL	RLOLL	RLOSL
05h	SRIE1	-	-	TDMIE	PRBSIE	PBERIE	RCVIE	RLOLIE	RLOSIE
06h	RCVL1	RCV[7]	RCV[6]	RCV[5]	RCV[4]	RCV[3]	RCV[2]	RCV[1]	RCV[0]
07h	RCVH1	RCV[15]	RCV[14]	RCV[13]	RCV[12]	RCV[11]	RCV[10]	RCV[9]	RCV[8]
O8h-0Fh	TEST	-	-	-	-	-	-	-	-

在成帧器和LIU之间实现接口

DS3144器件总是开启上电复位功能。复位之后，除了RDATH和TUA1被设置位1外，所有的读/写控制寄存器位都被复位至0。有关器件复位的工作细节可以从数据资料中获得(www.maxim-ic.com.cn/DS3144)。器件复位以后，DS3144需要配置为DS3或E3。任何模式下，MC1寄存器中的TUA1位和MC4寄存器中的RDATH位必须清零。复位时这些位被置为1以便在发送LIU接口(TPOS/TNEG)和接收系统接口(RDAT)产生未成帧的全1 (E3 AIS)信号。

复位之后，缺省的DS3144 LIU接口格式为带有B3ZS/HDB3编、解码的双极性(POS/NEG)格式。为了将复位之后的成帧器工作格式改为不带B3ZS/HDB3编、解码的二进制(NRZ)格式(编、解码在成帧器中关闭，但在LIU中应开启)，MC1寄存器中的BIN位需要设置为1。

成帧器接口格式与DS3154 B3ZS/HDB3解码器

数据可以以二进制或双极性格式输出。为了选择双极性接口格式，RBIN引脚需要在硬件模式下置低。在CPU总线模式下，RBIN配置位需要清零。

在双极性格式下，B3ZS/HDB3解码器被关闭，恢复的数据经过缓存在RPOS和RNEG输出。RPOS = 1时表示接收到正极性脉冲，RNEG = 1时表示接收到负极性脉冲。

在双极性接口格式下，接收器简单的让接收数据通过而不进行BPV或EXZ检查。为了选择二进制接口格式，RBIN引脚应该在硬件模式下置高。在CPU总线模式下，RBIN配置位需置1。

在二进制格式下，B3ZS/HBD3解码器开启，对恢复数据进行解码，并在RDAT引脚以二进制数输出。RLCV引脚可以标记出代码违反。

为了支持与各种相邻元件的接口，RCLK的极性可以反转。通常，数据在RCLK的下降沿从RPOS/RDAT和RNEG/RLCV引脚输出。为了在RCLK的上升沿从这些引脚输出数据，RCINV引脚需要在硬件模式下置高，或者在CPU总线模式下将RCINV配置位设置为1。

RCLK、RPOS/RDAT和RNEG/RLCV引脚具有三态模式，支持保护开关和冗余LIU应用。这种三态性能支持两个或更多个LIU线或在一起，由系统处理器选择其中一个为有效工作。为了使RCLK、RPOS/RDAT和RNEG/RLCV成为三态，将RTS引脚置高或RTS配置位置1。图1所示为Dallas Semiconductor成帧器DS3144与Dallas Semiconductor LIU DS3154的功能框图。

图1. 成帧器和LIU的功能框图

总结

关于设计成帧器和LIU之间硬件接口的更多帮助信息，请参考DS3144DK数据资料，可以在线获得www.maxim-ic.com.cn/DS3144DK。

关于Dallas Semiconductor成帧器和LIU之间与/或接口连接工作情况的更多问题请通过电子邮件 [e-mail]联系Dallas Semiconductor Telecommunications应用支持小组(English only)或者打电话至972-371-6555 (English only)。