HDMI设计指南：HDTV接收机应用中高速PCB的成功设计

针对使用HDMI 多路复用中继器的用户，本文提供了如何通过精心设计印刷电路板 (PCB) 来实现器件全部性能最优化的设计指导。我们将对高速 PCB 设计的一些主要方面的重要概念进行解释，并给出一些建议。本文涵盖了层堆栈、差动线迹、受控阻抗传输线、非连续性、布线指南、参考平面、过孔以及去耦电容器等内容。

层堆栈

HDMI 多路复用中继器的外引脚是专门针对 HDTV 接收机电路中的设计（见图 1）而量身定制的。封装的每一侧都提供了一个 HDMI 端口，具有四个差动 TMDS 信号对，从而实现三个输入端口和一个输出端口。剩余信号由电源轨、Vcc 和接地以及低速信号（例如：I2C 接口、热插拔和多路复用选择器引脚）组成。

图 1 专门针对 HDTV 接收机应用的器件外引脚

完成一个低 EMI PCB 设计最少需要四层堆栈（见图 2）。层堆栈应按照下列顺序（自上而下）：TMDS 信号层，接线层，电源层和控制信号层。

图 2 建议在一个接收机 PCB 设计中使用 4 或 6 层堆栈。

• 在顶层上对高速 TMDS 线迹布线可以避免使用过孔（及其电感），并且允许从 HDMI 连接器至中继器输入以及从中继器输出至后续接收机电路的干净互联 (clean interconnect)。
• 在高速信号层的下面放置一个坚实的接地层，这样就可以为传输线路互联建立一个受控阻抗，并为返回电流提供一个优异的低电感通路。
• 在紧挨接地层的下方放置电源层可以创建额外的高频旁路电容。
• 在底层布线低速控制信号可实现更大的灵活性，因为这些信号链通常拥有允许非连续性（如过孔）的裕度。

如果需要一个额外电源电压层或信号层，那么就应添加一个二级电源层/接地层系统至该堆栈，以使其保持对称。这样就可以使堆栈保持机械稳定，并防止其变形。每个电源系统的电源层和接地层均可以被紧密地放置在一起，从而大大增加高频旁路电容。

差动线迹

HDMI 使用转换最小化差分信令 (TMDS)，用于传输高速串行数据。差分信令为单端信令带来了极大的好处。

在单端系统中，电流通过一个电感从电源流至负载，并经由一个接地层或线路返回。该电流引起的横向电磁 (TEM) 波会自由地向外部环境辐射，从而引起严重的电磁干扰 (EMI)（见图 3）。而且，电感中的外部源噪声不可避免地被接收机放大，从而破坏信号完整性。

替代差分信令要使用两个电感，一个用于正向电流，另一个用于电流返回。因此，当紧密耦合时，该两个电感中的电流为等量，但是极性却相反，并且其电磁场消失。现在，电磁场被“抢走”的两个电感的 TEM 波均不能向环境中辐射。只有在电感环路外部有极小的边缘磁场时才会发生辐射，从而产生极低的 EMI（见图 3）。

图 3 来自单个电感周围大散射磁场和差动信号对紧密耦合电感环路的外部小散射磁场的 TEM 波辐射

紧密电耦合的另一个好处是，感应至两个电感的外部噪声均以等量共模噪声的形式出现在接收机输入端上。具有差动输入的接收机均只对信号差异敏感，而对共模信号不敏感。因此，该接收机抑制了共模噪声，并保持了信号完整性。

为了使差分信令可以工作在一个 PCB 上，一个差动信号对的两个线迹间距必须在整个线迹长度上保持一致。否则，间距变化就会引起磁场耦合不平衡，从而降低磁场消除的效果，造成 EMI 增加。

除了更大的 EMI 以外，电感间距的变化也会引起信号对差动阻抗的变化，从而造成阻抗控制传输系统的中断，进而造成破坏信号完整性的信号反射。

除了间距一致以外，两个电感均必须为相等的电气长度，以确保其信号在相同时间到达接收机输入端。图 4 显示了相等及不同长度线迹的逻辑状态改变期间一个差动对的“+”和“"”信号。

图 4 不同电气长度的线迹会引起信号间的相移，从而产生导致严重 EMI 问题的差动信号

对于相同长度的线迹而言，两个信号相等且极性相反。因此，它们的和必须为零。如果这些线迹的电气长度不同，那么较短线迹上的信号就会比较长线迹上的信号较早地改变状态。在此期间，两个线迹均驱动电流至相同方向。由于往往会作为返回通路的长线迹继续驱动电流（“早”驱动电流），因此短线迹必须找到其经由一个参考层（电源层或接地层）的返回通路。

当将两个信号相加时，该总信号在过渡相期间从零电平转移。在高频条件下，这些差动信号以大幅急剧瞬态的形式出现，其显示在接地层上，从而引起严重的 EMI 问题。

需要注意的是，“噪声”脉冲的宽度同两个信号间的相移相等，并可以被转换成一个给定频率的时间差。该时间差（也称为对内时滞）由 HDMI 规定，用于 225 MHz TMDS 时钟速率 0.4 TBIT 的接收机，其将转换为 178 ps 最大值。对于一个 HDMI 发送器而言，该规范要求 0.15 TBIT，以用于 225 MHz 的 TMDS 时钟速率，其将转换为66 ps最大值。

由于像素生成需要四个差动 TMDS 信号对（3 个数据信号+1 个时钟信号）的同步传输，因此其必须在相同时间到达接收机。理想情况下，所有四个信号对应该为相等的电气长度，以保证零时间差。但是，对一个 0.2 TCHARACTER + 1.78 ns 的接收机而言，HDMI 允许一个最大的对间时滞 (信号对之间的时间差)，从而会产生总计2.67 ns 的时间，以用于 225 MHz 的 TMDS 时钟。对一个 HDMI 发送器而言，该规范要求产生 888ps 的 0.2 TCHARACTER。

受控阻抗传输线

受控阻抗线迹可用于匹配传输介质的差动阻抗（例如：线缆）和端接电阻。差动阻抗由信号对线迹的物理几何、它们同邻近接地层的关系以及 PCB 电介质决定。这些几何形状必须在整个线迹长度上保持一致。

图 5 描述了微波传输带 (Microtrip) 线迹（外层线迹）及带状线线迹（通常是被两个接地层夹在中间的层堆栈内线迹）阻抗计算相关的参数。

图 5 差动线迹的物理几何

为了计算出图 5 中 100Ω 差动阻抗 TMDS 信号对的线迹几何，可以使用闭式方程 1 " 6。

1、对于松散耦合带状线而言，s > 12 mils，数字 0.748 可能被 0.374 替换。
2、W < 2h 时，最大误差为 3%
3、为了获得最佳精确度，使 b " t > 2W 及 b > 4t，其中，b 为接地层之间的电介质厚度。

考虑到差动信号对及其环境之间的距离，图 5 显示了一个线迹 X，其未与邻近的“+”和“"”导体中的电流关联。X 可以为另一信号对线迹、一个接地屏蔽线迹或一个 TTL/CMOS 线迹。

对于邻近信号对和屏蔽线迹而言，使距离 d 等于 3 s。在一侧运行屏蔽线迹（接地更为适宜），可能会创建一个增加 EMI 的失衡。接地线迹屏蔽应该对下层接地层有一个过孔散射。

请注意！乍一看上面的方程式，其呈现出一种可获得线迹几何的比较便宜的方法。但是，这些函数均基于经验数据，并代表最佳情况下的近似值。实际精确度可能会有非常大的不同，各种原因甚至会引起高达 10% 的可能误差。

从长远来看，一种更精确、成本更低的方法是使用一个 2D 或更好的场求解器。它是一种可对麦克斯韦 (Maxwell) 方程式求解并计算出任意横截面传输线电场和磁场的软件工具。它还可以由以上这些计算出电气性能项，例如：特性阻抗、信号速度、串扰和差动阻抗。一些场求解器还可以计算出导体内的电流分布情况。相对于近似法而言，一个 2D 场求解器的优势在于其考虑了几乎所有任意横截面几何的灵活性。除了第一阶项（例如：线宽、电介质厚度和电解介质常量）以外，第二阶项（例如：线迹厚度、阻焊和线迹蚀刻背面）均可以被考虑到。

非连续性

非连续性就是信号路径中差动线迹阻抗偏离于其规定值（100Ω，即 15% HDMI）的地方，并假定更高或更低的阻抗值。非连续性可以引起由阻抗不匹配带来的信号反射，进而破坏信号完整性。这些主要是有效线迹宽度或线间间距变化的结果，而这些变化又是由不可避免的沿信号路径线迹几何传输，或由较差的信号线迹布线引起的。

可能发生非连续性的位置为：

• HDMI 连接器焊盘同信号线迹相遇处
• 信号线迹碰到过孔、电阻器组件盘或 IC 引脚处
• 信号线迹 90o 弯曲处
• 信号对被分离以围绕一个物体布线的地方

在差动阻抗、TDR、和测试期间将非连续性探测出来。一个TDR（时间域反射计）是一种用来描绘和定位金属导体中故障的电子仪器。

一个 TDR 沿导体传输一个快速上升时间脉冲。如果该导体为统一阻抗，并被正确地封端 (terminated)，那么整个发射脉冲将在远端终端被吸收，且没信号会被反射回 TDR。但是，存在阻抗非连续性的情况下，所有非连续性都将构成一个被反射回反射计（reflectometer）的回波。阻抗增加会产生一个增强原始脉冲的回波，与此同时，阻抗减少会产生一个同原始脉冲相对的回波。

在输出/输入端测量出产生的 TDR 反射脉冲，其将以时间函数的形式显示或绘制出来，因为给定传输介质中信号传播的速度相对不变，并且可以以线迹长度函数的形式被读取出来。

图 6 TDR 显示表明了非连续性的位置

PCB 设计的目的在于尽可能将非连续性最小化，从而消除反射并保持信号完整。遵循一组布线指南，有助于避免不必要的非连续性。剩下的不可避免的非连续性应集中在一起，也就是说将这一区域的面积应保持较小，并尽可能的紧密放置。这一想法就是将各个反射点集中在某个区域，而不是将其分布在整个信号路径里。

利用 TDR 看到的大量非连续性直接受到 TDR 使用的脉冲边缘速率的影响。TDR 边缘速率越快，出现的非连续性就会越多，并且阻抗峰值就越大。通过 HDMI 规范，他们定义了边缘速率（通常为 200ps）。图 6 对该点进行了描述。图中的低线压采用 30ps 边缘速率，高线压采用 200pf 滤波器。当使用 200ps 边缘速率滤波器时，由出现在低线压上的 TPA 电路板 SMA 产生的非连续性均为完全不可见。

布线指南

当试图保持信号完整性和低 EMI 时，具有 PCB 布线的一些指南是必不可少的。尽管似乎有无数的预防方法可以采用，但是本章节仅仅推荐使用一些主要的布局指南。

1、在不匹配点上采用小弯曲度修正，可减少差动对内的时滞。

2、减少由组件放置和 IC 外脚引线以及信号路径上较大角度修正所引起的对间时滞。采用斜切式弯曲 (chamfered corner)，其长度和线宽之比为 3 比 5。弯曲之间的距离应最少为线宽的 8 到 10 倍左右。

3、使用45 o 弯曲（斜切式弯曲）替代直角（90o）弯曲。直角弯曲会增加有效线宽，改变差动线迹阻抗，从而出现一个较短的中断点。一个45o 弯曲可以看作是一个时间更短的中断点。

图 7 采用斜切式拐角弯曲方法的时滞降低

4、当在一个物体周围进行布线时，应对并联的一对线迹进行布线。将线迹分离开来布线会改变线与线之间的间距，从而引起差动阻抗的改变以及非连续现象的出现。

图 8 在一个物体周围的布线

5、在信号路径内一个接一个地放置一些无源组件，例如：源匹配电阻或 ac 耦合电容。与案例 b）相比，案例 a）中的布线的确引起了更宽的线迹间距，但是，由此产生的非连续性现象却被限定在了一个更短的电气长度内。

图 9 各种非连续性

6、当在一个过孔周围，或一排过孔之间进行布线时，确保过孔间隙没有阻塞下方的接地层上的电流回路。

图 10 避免出现过孔间隙

7、为了更好的阻抗匹配，在 HDMI 连接器焊盘下方，或焊盘之间避免使用金属层或线迹。否则可能会导致差动阻抗降至 75Ω 以下，并且在 TDR 测试期间烧坏你的电路板。

图 11 各个层与边缘指针之间保持一定距离

8、尽可能使用尺寸最小的信号线过孔和 HDMI 连接器焊盘，因为其对 100 差动阻抗产生的影响较小。较大的过孔和焊盘可能会导致阻抗降至 85Ω以下。

9、使用坚实的电源层和接地层来实现 100Ω 阻抗控制，以及电源噪声最小化。

10、对于100差动阻抗而言，应尽可能采用最小的线迹间隔，您的 PCB 厂商一般都会对其做出规定。确保图 5 中几何结构为：s < h、s < W、W < 2h 和 d > 2s。能使用一个 2D 场求解器更精确地确定线迹的几何结构就更好了。

11、尽可能的使 HDMI 连接器和器件之间的电气长度保持最短，从而使衰减最小化。

12、使用较好的 HDMI 连接器，其阻抗符合各项规格。

13、在靠近如稳压器，或为 PCB 提供电力的区域等电源处放置大型电容器（如 10 ¼F）。

14、在器件中放置 0.1 ¼F，或 0.01 ¼F 的较小型电容器。

参考层

高速 PCB 设计的电源层及接地层一般都必须满足种种要求。在 DC 及低频情况下，这些层必须为集成电路及端接电阻器的终端提供性能稳定的电压，如 Vcc 和接地电压等。

对于高频参考电路层，尤其接地层而言，需要满足更多的要求。就受控阻抗传输系统的设计而言，接地层应能实现与一个临近信号层差动线迹的电气耦合。正如此前提及一样，紧密耦合会使磁场消失，从而通过已减少的余下散射场的TEM波辐射将EMI最小化。为了实现紧密耦合，应在靠近一个高速信号层的地方放置接地层。

图 12 微波传输带结构内的场偶合

尽管理论上差动信号发射不需要单独的电流回路，但是总有某一形式的共模噪声电流与最近的参考层（理论上一般指接地层）发生电容性耦合。

为这些电流提供一个连续的低阻抗回路要求参考层为坚实的铜片，密实无裂缝。

具有多个电源系统的层堆栈可以受益于由过孔组成的参考层。此处不同层面的接地层通过大量的过孔相连接，这些过孔以等距的间隔放置在整个电路板上。相类似的连接也适用于电源层。

对于连接的参考层而言，这一点是很重要的，即过孔间隙（或接地过孔情况下的反焊盘）不会干扰电流回路。在出现障碍物情况下，回流电流将会找到绕过障碍物的通道。但是，如果这样的话，电流的电磁场将很有可能干扰到出现串扰的其他信号线迹。此外，该障碍物将对通过其的线迹阻抗产生不利的影响。

图 13 密实与槽形接地层上的电流回路

过孔

过孔这一术语一般指的是印刷电路板上的电镀孔。一些应用要求直通的过孔足够宽，从而能放置穿孔组件的导线，而高速电路板设计一般是在对信号层进行更改时将其作为线迹过孔使用，或将其作为连接过孔使用，以将 SMT 组件与所需的参考层相连接，同时也将同一电位的参考层相互连接（见上一章节中提及的过孔连接接地层）。

与一个过孔连接的各个层与一个过孔周围焊盘（过孔焊盘）直接相连接。不必连接的各个层由一个间隙环将其与过孔相隔开。每个过孔与接地之间都有电容，电容量可以使用如下的方程式计算出近似值：

其中，D2=接地层间隙孔的直径（内径）
            D1=过孔周围焊盘的直径（内径）
            T=印刷电路板的厚度（内厚）
            ε1=电路板介电常数
            C=寄生过孔电容 (pF)

由于电容与尺寸成一定比例增加，因此，高速设计中的线迹过孔应尽可能的小，以避免较大的容性负载导致的信号衰减。

当把一个去耦电容器连接至接地层，或将各个接地层相连接时，与其电容相比，过孔电感更为重要。该电感的数值大约为：

其中，L=过孔电感 (nH)
            h=过孔长度（内长）
            d=过孔直径（内径）

由于该方程式涉及到一个对数，所以改变过孔的直径并不会对电感产生任何影响。改变过孔长度，或多个过孔并联可能会使电感发生较大的变化。因此，应在每个器件的终端放置两个并联的过孔，将耦合电容器与接地连接。对于接地层之间的低电感连接而言，应在电路板上以相等的间隔放置多个过孔。

尽管强烈建议不要对高速线迹的电路层进行更改，但是如果有必要更改的话，应确保有一条连续的电流回路。图 14 的左边部分显示了用于单个电路层更改的电流回流流向，右边部分显示了用于多个电路层更改的电流回流流向。

图14 单个及多个电路层更改的电流回路

内部间隙环的一层金属层片实现了对接地层从底层到顶层的电流流向的更改。因此，当一个信号通过一个过孔，并延续至同一层的另一侧时，不存在电流回流非连续性的问题。 通过交叉多个参考层实现了从一个层至另一个层的信号线迹更改，这样使电流回路的设计复杂化。在两个接地层的情况下，一个接地到接地的过孔必须放置在信号过孔的附近，以确保获得一个连续的电流回路（见图 14 右边的图表）。如果参考层为不同电压电位，如图 15 中所示的电源层和接地层，电流回路的设计将变得较凌乱，这是由于需要第三个过孔和一个去耦电容器。电流回流开始于其最接近信号电流的电源层底部。之后流经电源过孔，通过去耦电容器流向接地过孔，最后回到接地层的顶部。

图 15 单个及多个电路层更改的电流回路

放置有多个过孔和去耦电容器的电流回路具有较高的电感，因此不利于信号完整性，并增加了 EMI。如果可能的话，在进行高速布线时，避免更改各个层，这是因为这样会降低电路板性能，使设计复杂化并增加生产成本。

去耦电容器

去耦电容器为 IC 的充电提供了部分资源，该 IC 在对内部切换响应时需要大量的电源电流。不足量的去耦会导致所需电源电流不足，阻止 IC 的正常运作，从而导致信号完整性数据错误的发生。这就要求其在相关的频率范围内提供较低的阻抗。为了实现这个目的，通常的做法是均匀地分布电路板上的一组去耦电容器。除了保持信号的完整性以外，去耦电容器还充当了一个 EMC 滤波器，以阻止高频 RF 信号在整个 PCB 上进行传播。

当在电源层与接地层之间连接一个电容器时，我们实际上是在对配置有一个串联谐振电路的电源进行加载，该电路的频率取决于代表了一个真实电容器等效电路的 R-L-C 组件。图 16 显示了一个初始等效电路的寄生组件，以及其向一个串联谐振电路的转化。

图 16 一个串联谐振电路模拟的电容器损耗

漏电阻 RL 表示低频情况下漏电流的损耗。RD 和 CD 表示由于分子极化 (RD) 及介电吸收 (CD) 所产生的损耗。RS 表示导线和电容器金属板中的电阻。三个电阻损耗组成一个等效串联电阻 (ESR)。在 ESR 这种情况下，等效串联电感 (ESL) 为电容器金属板及内部导线的电感之和。

请注意，尽管连接过孔的电容器的阻抗较低，但是会产生大量的串联电感。因此，应在每个电容器终端使用两个过孔来减少过孔电感。

图 17 显示了电容器阻抗 (Z) 级数与一个 10 nF 电容器频率的关系。在远低于自谐振频率 (SRF) 条件下，电容性电抗占优。同 SRF 更为接近时，电感性电抗受试图中和电容性分量的影响。在 SRF 上，电容及电感电抗消失，仅有 ESR 存在。请注意，ESR 取决于频率，且与通常的看法相反，其并不会在 SRF 上达到其最小值，但是阻抗 Z 却会这样。

图 17 电容器阻抗与频率的关系

并联的电容器能在一个分布式的去耦网络中运行，其原因是电容总量增加至所选用去耦电容器数值 N。并且当电容量为这一数值时，电容器阻抗由于频率低于 SRF 而有所减少。类似地，电感也会发生变化，这是因为在频率高于 SRF 时阻抗会降低。

一个可靠的去耦网络设计必须包括低至 DC 的较低频率，而 DC 需要实施大型的电容器。因此，为了能在低频情况下提供足量的低阻抗，应在稳压器的输出端，以及为 PCB 提供电源的地方放置一些 1 ¼F 到 10 ¼F 的钽电容。对于更高的频率范围而言，应在每一个高速切换 IC 旁边放置一些 0.1 ¼F 或 0.01 ¼F 的陶瓷电容。

总结

本文旨在讨论高速 PCB 设计几个主要方面。尽管已有大量技术性著作、研讨会、新闻稿和网上论坛涉及该话题，但是本文目的在于以一个全面的方式为 PCB 设计人员提供主要设计指南。