使用FPGA设计数字电路时的综合工具介绍

可编程逻辑

1364人已加入

描述

在使用FPGA做数字电路设计的流程中,综合是其中非常重要的一个步骤。同样的设计源代码,无论是VHDL或Verilog HDL,采用不同的综合工具综合会产生不同的结果。

通过使用LeonardoSpectrum Level 3,Synplify 6.0 以及 Synopsys Express 3.4三种综合工具对大小两类设计进行综合,并将综合得的网表送Quartus布局布线,分析两个步骤的结果后得到如下结论:

1.针对较小的设计(1000 LCs以下),三者综合后的结果是最高频率差别较大,但经过Quartus布局布线后的结果差别并不太大;

2.针对较大的设计(1000 LCs 以上),三者综合后的结果是最高频率差别较大,经过Quartus布局布线后的结果差别较大。

下表为结果数据:

数字电路

根据上述的分析,无论对较大的或是较小的设计,采用LeonardoSpectrum Level 3综合的结果最好,相应进行布局布线的结果也最好。

另,使用LeonardoSpectrum Level 3时,某些选项的设置需要注意:

1.在选择综合策略时,选择Hierachy会提高综合后的速度;

2.在指定好器件后,在窗口Technology?Technology Setting?Wire中选择apex20e_lab_default会得到最好的综合结果;

3.在窗口Optimize?Advanced Settings中,不可选择 “Do not use wire delay during delay calculations”和 “Break combinational loops statically during timing analysis”两项。

责任编辑:gt

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分