基于AD5422 16 bit串行输入DAC实现恒流源的设计

Analog Devices AD5422 16 bit串行输入DAC可以设定为电压输出或电流输出。为了与DAC通信并产生一个可变输出，就需要一个数据SERDES（串行器/解串器）。不过，如果你的设计需要一个恒定的4mA输出，可以用两只触发器对该器件作设定，并用一个机械式按键开关S1作测试（图1）。

图1按下并释放S123次以后DAC产生一个4mA的连续电流输出

AD5422的编程设定使用24 bit长的字，其高8位构成控制寄存器的地址，低16位设定DAC的输出范围、压摆率步长和压摆率时钟（表1）。向AD5422中写入一个24bit的 0101 。.. 01形式，将其设定在同时选择的电流区间的底部，即输出电流脚（Pin 19）上4 mA~20 mA。AD5422内部移位寄存器的数据在每次锁存信号（Pin 7）的低-高跃变时移入数据寄存器。在IC1上电后第23次按下并松开开关时，器件将这个不断交替的码序列解析为一个控制指令。该序列以后，SCLK信号可以保持为空闲（图2）。

图2虽然控制指令序列至少有23个时钟的宽度但可以很容易生成交替的位格式

触发器FF1配置为一个熟知的除2计数器，产生所需要的交替序列。手动按下并释放按键开关时，就可以生成一个SCLK信号。这里必须使用一个除颤器，因为电路需要一个干净的SCLK逻辑信号，它的电平转换不超过数十纳秒。FF2用作一个异步置位/复位触发器，消除按键产生的信号颤动。

为使电路正常工作，在SCLK低-高跃变后，锁存信号的有效低-高跃变必须出现至少13 ns。采用SN74HC74级触发器可以满足这个要求。IC2中FF1的Q输出连接到IC1的SDIN输入。SDIN输入端的电平跃变必须预置，并在 SCLK信号的低-高跃变时保持至少5 ns时间。从AD5422的精密5V基准可以获得IC1输出端FAULT（Pin 3）的上拉电阻和IC2的5V电源电压。当IC1的漏极开路FAULT输出有效时，在初始状态、给IC1控制字时钟或故障状态时会由于负载而出现微小的电流浪涌。所幸，输出电流（Pin 19）尚未流动，否则过热条件或过大负载电阻会从外部破坏这一电流的精度。无论哪种情况，内部基准源的外部加载（不超过数十秒时间的微安级）都不会损及基准源的精度。

表1控制指令各位的作用

通过在IOUT脚与地之间连接一只100Ω高精度电阻，并产生23个时钟脉冲，可以测出这只电阻上的一个0.400xV电压，其中x≤4，确认这是4 mA的高精度恒定电流。IC1的实际全量程误差远小于其保证的±0.3%满量程误差最差值（参考文献1）。

因此，必须将获得的4 mA电流相对误差（该值不大于0.1%）除以4，因为电流的标尺是20 mA–4 mA=“16” mA。于是，这种情况下DAC的全量程总误差就小于0.1%/4，即0.025%。采用单片DAC构建的恒流源，可以得到高的分辨率和可忽略不计的温度敏感度，能抵抗电源电压波动，并且有高的初始精度。电流输出DAC亦有数十兆欧的输出电阻。

电路使用S1产生只用于测试目的的SCLK信号。对于移动电源应用，可以采用一个频率高达200 kHz的自由时钟。可以从AD5422的DVCC脚为FAULT输出的上拉电阻和IC2供电。

责任编辑：gt