高速直接数字频率合成器的主要特征是什么

DS878是一款高速直接数字频率合成器（DDS），频率调谐分辨率为32位，ROM相位分辨率为13位，DAC幅度分辨率为11位。DAC模拟输出可在正常保持模式（用于第一奈奎斯特频段）和回零模式（用于第一，第二和第三奈奎斯特频段）操作之间选择。

和DAC正常保持模式下，可在第一奈奎斯特频段附近产生最高1.8 GHz的频率（时钟速率为3.6 GHz），或在DAC调零模式下产生最高5.4 GHz的第三奈奎斯特频段。初始相位可以复位到零度启动。该芯片有一对互补的模拟输出，后端为50-∧。

输出波形的频率可由32个频率控制位VI［0:31］控制。DS878可接受差分时钟输入或单端时钟输入，具有50-∧片内后端端子和用户自定义阈值。频率分辨率位接受LVTTL或CMOS输入电平。差分同步输入SYNCI_P/N为多个芯片应用提供同步，启动每个芯片准备接受频率字输入。

内部产生的同步选通输入除以8时钟跃迁沿锁存器，这些时钟也发送到SYNCO_P/N。输出引脚SYNCO_P/N作为参考，频率字和频闪输入时序与内部同步，以8个时钟分频，从而正确锁定。复位是异步的，以最大限度地降低模拟输出有效性的时钟延迟。

主要特征：

32位频率调谐字，13位ROM相位地址解析，电影中的11位dac，时钟频率高达4.5GHz，模拟输出可以在正常保持格式和零格式之间进行选择，正弦波产生的第一个奈奎斯特带高达2.25GHz，第三个奈奎斯特波段处于正常保持模式或6.75GHz零化模式。

在4 GHz时钟速率下，最差的宽带SFDR接近50 dBc（dc到2 ghz带宽），50后端互补模拟波形输出，多片同步P/N同步，SyncO_P/N为数据加载和同步选通信号提供了参考。

LVTTL/CMOS数字模式控制输入，异步复位（RST）引脚引导0阶段（IQSL=低）或90（IQSL=高）启动状态，用于更新频率Word和DAC输出频率的Strobe输入（STRBUP/N），宽的数据加载窗口允许DS 878由存储器和微控制器控制，FPGA或DSP芯片在时钟频率转换过程中无需打滑或故障就可以更新最多8个时钟周期的频率字。

单-5V电源的功耗为4.3W，64针QFN9x9封装。

fqj