Δ－Σ转换器信噪比是如何计算的

Δ－Σ转换器的性能远超一般简单的模数转换器。它有过采样结构、调节器和数字滤波器。过采样结构在较宽的频率范围内扩展噪声功率。调节器形成低频噪声或将其推到更高频率。数字滤波器可以平滑噪声信号并将其从高频信号中消除。完美的逐次逼近记录寄存器和传递途径信噪比为6.02N+1.76（参考文献1），其中N为转换器位数。Δ－Σ转换器的信噪比是6.02（N+NINC）+1.76，其中，N是调节器位数，NINC是增加的分辨率是：

在这个公式中，M是调节器阶数，K是转换过程中的过采样速率。

理想的带一阶调节器的Δ－Σ转换器信噪比是6.02N+1.76–5.17 +30log10OSR，其中OSR为过采样速率，N为调制器位数而不是转换器的位数（如图1）。

这些理想公式假定ADC和DAC的噪声和偏移误差为线性的，通常一阶设备是理想的，数字滤波器也会有一个理想的砖墙型反应。事实上，Δ－Σ转换器并不想我们希望的那么理想。

由这些理想的理论，最好的方法仍是依靠转换器性能的基准数据。这些数据给你转换器性能的现实看法。在这个基础上，通过获取上百次直流输入信号的采样，来测量转换器的均方根噪声。在这种情形中，描述任意ADC信噪比的公式是20log10（VRMS-FS/VRMS-NOISE）。

责任编辑：gt