环路滤波器电阻值实现完整的 PLL 频率合成器所需的外部元件电路

场对更高带宽和更高数据速率的需求日益增加，系统频率和调制速率要求不断提高。随着应用进入消费市场，低功耗变得至关重要。在满足这些要求的同时，还需要保证：不会牺牲电气性能或功能。为了满足这些要求，除了改善进信噪比（SNR）、误码率（BER）和用户熟悉的优质服务外，还必须改善本地振荡器（LO）的相位噪声。

ADF5610 是一款集成式锁相环（PLL）和压控振荡器（VCO），充分体现了 ADI 致力于解决这些问题最终取得的成果。

频率覆盖范围

ADF5610 总共覆盖 8 个倍频，VCO 基波频率范围为 3.65 GHz 至 7.3 GHz，此频率可反馈给 PLL，以最小化相位噪声。单端输出（RFOUT）使基波频率翻倍，可提供 7.3 Ghz 至 14.6 GHz 频率，而差分输出通过使用 1/2/4/8/16/32/64/128 分频设置，同时支持 57 MHz 至 14.6 GHz 全频率范围。

图 1. ADF5610 的功能框图。

ADF5610 的 VCO 架构可实现出色的宽带频率合成器性能，同时保持行业领先的相位噪声性能，在 10 GHz 、100 kHz 偏置时，标称开环相位噪声为–114 dBc/Hz。在仅使用一个无源环路滤波器的情况下，内部状态机就可以使频率建立时间低于 40 μs；除非需要更快的建立时间，否则无需使用额外的电路或查找表（LUT）。

适合转换器时钟应用的出色 PLL 性能

虽然 ADF5610 内部的锁相环（PLL）具有中等品质因数（FOM） –229 dBc/Hz（高电流模式下为–232 dBc/Hz），但考虑到 1/f 噪声（–129 dBc/Hz）和出色的 VCO 相位噪声特性，则可以实现低于 38 fs（1 kHz 至 100 MHz 集成限值）的 rms 抖动。因此，ADF5610 非常适合要求严苛的转换器时钟应用。环路滤波器电阻值应保持最小，以在高频率（100 MHz）范围内实现较低的热噪声。为了达到这个性能水平，必须使用超低噪声基准电压源。

图 2. RMS 抖动：8.0 GHz。

图 3. RMS 抖动：14.4 GHz。

通信和仪器仪表 LO

除了很宽的频率覆盖范围、行业领先的相位噪声和极快的锁定时间之外，ADF5610 还具有其他特性，因此非常适合无线和仪器仪表应用。在这些应用中，ADF5610 一般作为本地振荡器使用。

24 位小数分辨率相当不错，与 ADF5610 的精确频率模式功能配合使用时，有可能实现零（0 Hz）误差频率生成。将 ADF5610 用作本地振荡器时，因为标称输出功率为 5 dBm，所以可以直接通过 RFOUT

端口驱动有源混频器，这样无需额外的放大电路，可以节省宝贵的电路板空间。采用单端方式使用时，差分分频器（PDIVOUT/NDIVOUT）的标称输出功率为 2 dBm，但是，在窄带应用中，可以通过低损耗巴伦或混合耦合器将差分进行组合，以实现 1~2dB 输出功率的增加。

如今低功耗非常重要，ADF5610 在低电流模式、禁用输出分频器时，只消耗低于 700 mW 的功率，即使在最坏情况（高性能模式，输出分频器设为 128 分频）下，其功耗稍高于 1 W。即使在低电流模式下，ADF5610 的相位噪声性能在同类产品中也处于领先水平，仅增加 2 dBc/Hz。

ADF5610 还具有出色的杂散性能，PFD 杂散低至 -105 dBc，带内未滤波的整数边界杂散标称值为 -45 dBc。

小尺寸

ADF5610 PLL/VCO 采用 7 mm × 7 mm、48 引脚基板栅格阵列（LGA）封装。工作时只需极少的外部去耦，因此可以使用小型解决方案实现出色性能。为实现最佳性能，建议使用优质低压降（LDO）稳压器，例如 ADM7150， LT3045/LT3042 或 HMC1060。VCO 需要 5 V 电源，其余的电路则使用 3.3 V 电轨供电。ADF5610 可以使用 ADI simPLL™进行仿真，以帮助用户设计实现完整的 PLL 频率合成器所需的适当外部元件电路。

结论

ADF5610 具备行业领先的频率覆盖范围、出色的相位噪声性能、高输出功率、低功耗和小尺寸，因此能够满足新通信和仪器仪表系统的严苛要求。
       责任编辑:pj