如何减少PCB布局中的串扰

当电路板上出现串扰时，电路板可能无法正常工作，并且在那里也可能会丢失重要信息。为了避免这种情况，PCB设计人员的最大利益在于找到消除其设计中潜在串扰的方法。让我们谈谈串扰和一些不同的设计技术，这些技术可以回答如何减少PCB布局中的串扰。

印刷电路板上的串扰

电路板上的活动过多会导致信号传输困难。考虑一下电路板上并排在一起的两条走线。如果一条迹线的信号比另一条迹线的信号具有更大的幅度，可能会使另一条迹线过载。就像在嘈杂的房间中试图讲话时保持自己的直觉很难一样，PCB上的“受害者”走线也同样会受到响亮信号的影响。然后的问题是，受害信号将开始像侵略者信号那样运行，而不是表现出应有的方式。

串扰定义为印刷电路板上迹线之间的意外电磁耦合。即使两条迹线彼此之间没有物理接触，也可能是这种耦合导致的结果是一条迹线中的一个信号被另一信号强过。这种情况可能发生在具有可接受的走线间距但对于串扰不可接受的PCB上。

除了在同一层上并排的两条走线之间可能产生串扰之外，走线在两层之间垂直平行延伸的风险更大。这种效应被称为宽边耦合，是由于两个信号层之间仅被很小厚度的芯材分开而产生的。该距离通常小于同一层上两条迹线之间的间隔。

PCB设计工具如何帮助您解决串扰问题

这些天来，您在减少和消除电路板上的串扰方面拥有非常好的盟友，这就是PCB设计工具中的功能。一方面，设计工具可以为您提供的帮助极少，但现在情况已不再如此。

您可以设置各种各样的设计规则，以指定走线之间以及走线到电路板上其他对象的间距。您甚至可以根据特定的网或穿过这些网的区域设置不同的间隙值。这将极大地帮助您设置设计，以避免可能发生串扰的情况。

设计工具还具有用于按特定宽度和间距布线差分对的特定功能，并且您可以设置走线长度以及将特定走线长度相互匹配的规则。您还可以指定可以在其上路由某些网络的板的哪些层以及这些层上的走线的首选方向。您还可以使用串扰计算器以及其他仿真和分析工具。今天我们可以使用的设计工具包含各种设计约束功能，可以帮助解决诸如串扰之类的问题，我们只需要使它们起作用即可。

如何减少串扰的设计方法

现在我们已经讨论了什么是串扰以及您的PCB设计工具如何为您提供帮助，让我们看一下一些基本的PCB设计技巧，这些技巧可以避免设计中潜在的串扰区域：

l  配置您的电路板层，以使两个相邻的信号层具有相互交叉而不是相互平行的首选布线方向。如果第二层从“北到南”运行，则确保第三层从“东到西”运行。这样，您可以将宽边耦合的可能性降到最低。

l  在两个相邻信号层之间使用接地层，以进一步减少宽边耦合的机会。这不仅会增加各层之间的距离，而且这种配置还可以为您提供更好的接地平面返回路径。

l  在高速路由（差分对，时钟路由等）和其他路由之间保持尽可能多的空间。这里的一般原理是通过以线宽的三倍隔开走线（测得的中心到中心），可以阻止70％的电场相互干扰。

串扰会在您的设计中引起严重的问题，您将需要尽可能多地了解它。我们为您提供的这是朝着这个方向迈出的伟大的第一步，以使您走上正确的道路。