基于米尔MPSOC开发板的hello world设计

电子说

1.3w人已加入

描述

Xilinx新一代 SOC,Zynq UltraScale+ MPSOC系列性能强悍无比,相比ZYNQ 7000系列每瓦性能提升5倍,作为一 名电子发烧友,都想体验一把这高性能的MPSOC开发板。现在用米尔MPSOC开发板来一个hello world。

MYD-CZU3EG产品介绍: http://www.myir-tech.com/product/myc-czu3eg.htm
开发环境:vivado 2017.4,开发板型号:米尔MYD-CZU3EG, 主芯片XCZU3EG-1SFVC784。这个系列 板子还有4EV,5EV等版本,手里的3EG版本不支持SFP,因此板上相应接口(白色部分)是空贴的。

Step1 新建vivado工程
打开vivado 2017.4

选择File-->New Project

点击Next

Xilinx

填写工程名和选择工程保存路径,点击Next

Xilinx

点击Next

Xilinx

点击Next

Xilinx

点击Next

Xilinx

按照截图的配置选择开发板型号为 xczu3eg-sfvc784-1-e ,点击Next

Xilinx

点击Finish

Xilinx

新建的vivado工程,如下图所示

Xilinx

Step2 新建Block Design
点击导航栏的Create Block Design

Xilinx

这里可以自己填写名称,我这里直接用默认的名称,点击OK

Xilinx

新建的Block设计区

Xilinx

Step3 调用ZYNQ IP核并配置
点击Add IP

Xilinx

在导航栏输入ZYNQ,然后双击ZYNQ UltraScale+MPSoC

Xilinx

添加的ZYNQ核,如下图所示

Xilinx

双击ZYNQ IP核导入配置文件
点击Presets-->Apply Configuration 添加配置文件

Xilinx

导入 hello_world.tcl配置文件,点击OK

Xilinx

点击OK

Xilinx

配置完成后的ZYNQ 核如下图所示

Step4 综合
右击design_1 --> Generate Output Products

Xilinx

点击Generate

Xilinx

Step 5 生成顶层文件
右击design_1-->Create HDL Wrapper

Xilinx

点击OK

Xilinx

生成的顶层文件,如下图所示

Xilinx

Step6 生成bit文件
点击快捷工具栏上的Generate Bitstream

Xilinx

点击OK

Xilinx

点击OK

Xilinx

bit生成成功,点击Cancel关闭对话框

Xilinx

Step7 导出硬件配置文件
点击File-->Export-->Export Hardware

Xilinx

勾选Include bitstream,点击OK

Xilinx

Step8 打开SDK
点击File-->Launch SDK

Xilinx

点击OK

Xilinx

Step9 新建fsbl
点击File-->Application Project

Xilinx

添加工程名fsbl,点击Next

Xilinx

选择Zynq MP FSBL,点击Finis

Xilinx

Step10 新建hello_world工程
点击File-->Application Project

Xilinx

填写工程名 hello_world, 点击Next

Xilinx

选择Hello_World模板,点击Finish

Xilinx

Step11 生成BOOT.bin文件
右击hello_world-->Create Boot Image

Xilinx

点击Create Image

Xilinx

生成的BOOT.bin文件,如下图所示,然后将这个生成的BOOT.bin文件拷贝到SD卡上

Xilinx

MPSOC开发板模式设置,这里我们设置为SD卡启动模式

Xilinx

Xilinx

MPSOC开发板连接12V电源、连接uart串口、插入SD卡

MPSOC开发板上电运行

串口打印输出 Hello World

编辑:hfy

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分