如何看待高密度PCB设计的DFM规则

高密度PCB设计遵循在集成电路中看到的相同趋势，在集成电路中，更多功能封装在更小的空间中。这些板上较小的间距使精确制造变得更加困难，这对您的高密度PCB设计提出了重要的DFM规则。

现在，借助A-SAP™工艺，您可以将走线宽度和间距减小至1 mil，从而可以从极细间距的BGA进行紧密的逃生布线。通过专注于减小走线宽度和间距，该过程可以去除堆叠中的一些内部层，从而抵消了该过程的总体成本。

采用紧密的BGA布线，PCB设计的复杂性会迅速增加。A-SAP™流程会重置该技术曲线。想象一下一个12层设计，需要三个连续的层压循环，使用3 mil的线宽和间距。这种设计是复杂且昂贵的。每个层压周期都会显着增加成本并降低产量。现在，重新想象一下，以一百万密耳的行距和间距进行布线的能力。可以用A-SAP™层替换这12层中的4层，仅此更改就消除了原来的12层中的4层，也许更令人兴奋的是，现在可以通过单个层压工艺构建PCB。这大大降低了该设计的复杂性和成本。

一毫米走线和空间布线的能力也会对空间，重量和包装产生重大影响，当我们努力将越来越复杂的电子设备装在越来越小的封装中时，许多应用都在为之奋斗。PCB的整体长度和宽度可以减小。可以减少所需层的数量，这又减少了整体厚度和重量。在许多情况下，整体大小和层数都可以减少。从另一个角度来看这也很有趣。使用一百万密耳的线和空间，可以在现有的占地面积上添加哪些其他电子功能？

传统上，使用减法蚀刻工艺在刚性PCB，柔性电路和刚性-柔性结构上创建电路图案。该过程从覆铜层压板开始，并通过一系列过程步骤，从该面板上蚀刻掉所有不必要的铜，从而留下所需的电路图案。通常，此过程仅限于三百万密耳的行和空间。

A-SAP™工艺始于从基础电介质材料中完全蚀刻掉铜。电介质涂有LMI™，通过化学镀铜处理，通过成像处理和通过电解铜处理，以形成所需的电路图案。因为这是加性的，所以特征尺寸可能比减法蚀刻小得多，并且由于消除了蚀刻过程的梯形效应，因此提高了RF性能。

创建电路图案后，将以与当前处理典型PCB层相同的方式处理PCB层。A-SAP™工艺与已经用于减法蚀刻制造的成像和化学工艺相集成，从而降低了将工艺引入内部的资本支出要求。清洁度和处理变得更加关键，实施此工艺的PCB制造商评论说，这两个方面的改进有助于整体良率的提高，包括采用减性蚀刻工艺构建的层。

目前，尚无针对A-SAP™流程的标准设计规则，制造商正在倡导采用协作方法进行设计。早期的设计已经涵盖了全部范围，从简单的单层设计（具有2 mil线和1 mil的空间）到复杂的，堆叠的微孔，多层层压设计（在混合材料上），都增加了100 mil的线和空间的复杂性。已经很困难的构建。正在做一些工作，以帮助采用最佳实践以最佳方式布线小间距零件。与任何新技术一样，制造过程和可制造性设计也存在学习曲线。这是一个更具创造性的思考的机会，可以确定一百万迹线和空间的可能性和应用。

虽然将迹线宽度和间距减小到1 mil有一些好处，但对于高密度PCB设计，还有一些未解决的DFM问题。尽管BGA逃逸布线更容易，但HDI板仍存在新的设计问题。

用一百万密耳的行距和间距可以增加孔的大小，从而增加材料的厚度或使用机械钻孔而不是激光钻孔吗？

1密耳的线和空间是否可以让您保持交错的微孔，而不是被迫堆叠微孔结构？

您是否使用所有A-SAP™层？

您是否使用选择性的A-SAP™层？这种方法有什么优势？

在两百万英里的行距和空间上是否具有布线优势？

使用A-SAP™工艺在外层具有3密耳线和间距是否有产量优势（通常是产量和能力方面的问题）？

您可以在物理上以更细的线和空间将PCB布线的尺寸缩小多少？

您可以消除几层？

可以消除多少个连续的层压周期？
编辑：hfy