相对于传统 RTL 方法而言，赛灵思的高效设计方法指南

对新设计方法的需求

当今日益复杂的电子产品中所使用的先进设计正在不断对器件密度、性能和功耗的极限发起挑战，同时也对设计团队提出了挑战，要求他们在限定的预算内按时完成设计目标。

应对这些设计挑战的高效方法之一是将更多时间投入到更高的抽象层，这样即可最大程度缩短验证时间和提升工作效率。对新设计方法的需求在下图中得到了充分体现，其中每个区域的面积分别代表设计流程中每个阶段的开发工作量的比例。

• 对传统 RTL 方法而言，大部分工作主要耗费在实现的细节工作上。

• 在高效设计方法中，大部分工作主要集中于设计系统和验证构建的系统是否正确。

关于本指南

赛灵思可编程器件含有数百万个逻辑单元 (LC)，并且集成的现代复杂电子系统也与日俱增。本高效设计方法指南提供了一整套最佳做法，旨在于较短的设计周期内完成此类复杂系统的创建。

本方法指南主要围绕下列概念展开：

使用并行开发流程来提供有价值的差分逻辑，使您的产品在市场中脱颖而出，并提供 shell 用于将此类差分逻辑与生态系统其余部分有机整合。

广泛使用基于 C 语言的 IP 开发流程实现差分逻辑，使仿真速度较 RTL 仿真成倍增长，并提供时序精确且经过最优化的 RTL。

使用现有预验证的块级和组件级 IP 来快速构建 shell，将差分逻辑封装到系统中。

使用脚本来实现从设计精确性验证到 FPGA 编程在内整个流程的高度自动化。

本指南中的建议是根据多年来广泛收集的专家级用户经验总结而成的。与传统 RTL 设计方法相比，这些建议持续不断实现了各方面提升，包括：

1. 设计开发时间加快 4 倍。
     2. 衍生设计开发时间加快 10 倍。
     3.结果质量 (QoR) 提高 0.7 倍到 1.2 倍。

责任编辑：xj

原文标题：赛灵思高效设计方法指南 ( 2020年最新版）——传统与创新设计的区别是什么？

文章出处：【微信公众号：FPGA开发圈】欢迎添加关注！文章转载请注明出处。