隧穿晶体管在同一块易于制造的集成电路（IC）上提供逻辑与功率

来源：电源网编译

总部位于诺丁汉的无晶圆厂芯片初创企业“Search For The Next”(SFN)声称，只有8个光刻掩模可以制造出低功耗的自定义逻辑芯片，而CMOS需要20多个掩模。

公司首席执行官David Summerland表示，这样就减少了生产前置时间——到2020年12月的目标是两周。

他还表示，仅使用这八层，就可以包括电源和模拟元件。

整个方案的关键是Bizen，它是一种新颖的晶体管-本质上是一种pnp器件，其基极通过量子隧道结驱动，并且包括第二个隧道结以内部自偏置晶体管-稍后将进一步介绍该技术。 Summerland说，这是从硅开始的，但是能够迁移到氮化镓和其他化合物半导体。

Silicon Bizen不仅是一项理论研究：Search For The Next与已建立的基于Glenrothes的芯片制造商Semefab合作，该公司已经在运行Bitzen晶片。

两家公司共同致力于在明年第二季度向潜在客户提供技术演示器样品芯片。

根据Summerland的说法，要创建VHDL，将有一个免费的Cadence流程设计套件（PDK）和标准库，使Bizen“比CMOS的生产速度快80-90％”。

Bizen晶体管

SFN的晶体管具有类似pnp的结构，但基极有所不同。

Summerland说：“这是一种双极机制，而不是像MOSFET那样的单极机制。”“您不会像BJT那样直接与基座接触，它也不会像MOSFET那样被氧化物隔离。取而代之的是到基阱的隧道结，其中掺杂很重且交界突然。结果就是Bizen-双极稳压管-保留了传统双极处理的优点，但通过使用齐纳量子隧道力学消除了缺点。

根据SNF的说法，虽然可以将名称“收集器”和“发射极”用于两个非隧道（“基极”）电极，但该设备是对称的-可以在不更改功能的情况下交换这两个端子，因此它具有选择将它们命名为“阳极1”和“阳极2”。

第二个隧道结使设备偏置，以便在隧道端子开路时“接通”（但不饱和）。 根据Summerland的说法，虽然这表示在操作过程中有连续的电流流到地面，但隧道电流通常仅为2-5nA，他补充说，可以通过包括一个可以断开偏置隧道连接的单一结构来引入低功耗“睡眠”模式。负轨上有许多（也许是一千个）双结晶体管的结。”

Bizen三项输入NOR门-这是电流而非电压逻辑。将任何输入连接到正轨以停止阳极之间的导通。

在这种开路条件下，隧道电极将以200-300mV的电压浮在最正的阳极下方，并且该器件可以在其阳极之间通过20-30nA的电流，在这些阳极之间的压降可低至几毫伏。

这使一个Bizen晶体管能够将随后的Bizen晶体管的大致10个隧道结上拉至正轨的毫伏以内-要使用TTL说法，它的扇出度约为0。

当设备的隧道连接被拉到正极时，其两个阳极之间的电流路径将关闭，随后设备的隧道端子不会被驱动-它们会悬空。

因此，使用Bizen晶体管构建的任何逻辑都是基于电流的逻辑，而不是基于电压的逻辑，并且不需要占用空间的电阻器或偏置隧道结以外的额外电流吸收器。

根据Summerland的说法，可以使用Bizen晶体管实现任何任意逻辑功能，并且只需要四个工艺光刻掩模（而不是整个工艺的八个掩模）即可实现仅逻辑芯片，因为可以在晶体管内部建立晶体管到晶体管的连接。四层–无需金属层。如上所述，正在准备设计工具。“如果我们使用ARM或x86 [处理器]，我们将使用几个金属层进行路由，”Summerland说。

上边（黄色）是Bizen D型主从触发器，在该1μm工艺示例中，仅需八个晶体管，并占45 x37μm。不需要金属层。在相同尺寸的工艺上，根据Summerland的CMOS版本（左，绿色），将需要28-35个晶体管，并占用112 x37μm（金属触点为2.5μm，89 x30μm金属触点窗口为缩小（1.3μm）为1μm。 这是一个相对粗糙的过程：“从理论上讲，我们可以扩展Bizen过程，目前正在研究证明这一点，”他补充说。

那耗电量呢?那些静止的钠会增加。

是的，同意Summerland，但是Bizen的动态功率要小得多，因为它没有与cmos相关的所有浪费功率的MOSFET栅电容。

功率晶体管

据SFN称，八层工艺还可以容纳高达650V的NPN功率晶体管和这些晶体管的基极驱动器。

根据Semefab首席执行官艾伦·詹姆斯（Allen James）的说法，Bizen实际上是出于为双极芯片加香料的需要而发展的：

Semefab与SFN合作，探索在降低智能电源IC工艺复杂性的同时保持对芯片进行编程的能力的方法。早期建议被拒绝，因为它们不能满足所需的低口罩数量目标。最终，SFN提出了使用微型反向偏置的齐纳二极管结构的量子隧道效应的想法。结果表明，经过仔细建模，可以将常规横向和纵向双极结构的集成设计为结合Bizen，而不会造成额外的过程复杂性。最初我很怀疑，但是我接受了这个概念并看到了早期的结果，它的确打动了许多颠覆行业的盒子。尽管CMOS容易发生闩锁和ESD，但这并不是一个问题，而是CMOS有缺陷。CMOS低功耗，已经通过了时间的考验并且通常可靠。但是，它很复杂，并且与电源集成时更是如此。复杂性意味着更长的交货时间和更高的成本。

但是双极功率晶体管不是有损耗的吗？

不，Summerland认为，功率MOSFET只不过是它们，而且它们也不必变慢。MOSFET跨导基于漏极电流的平方根。他说，BJT跨导与集电极电流成正比，而跨导与速度有关，除非MOSFET的宽度比长度长得多。我们相信，Bizen电源IC的开关速度将与IGBT的MOSFET一样快。”

工艺设计套件（PDK）包括1A和10A功率晶体管。

模拟计算

SFN的最后一招是Bizen模拟模块–运算放大器和比较器（在PDK中），甚至是模拟计算模块，例如分频器-模拟计算模块在某些情况下避免使用逻辑-从而避免使用相关的ADC和DAC应用程序。如果采用逻辑，Summerland采用粗细结构，可以预测1μW1μs的模拟除法，而不是大约20条指令和大约100条指令周期。这种模拟处理功能被称为“即时处理单元” IPU。

温度范围

SFN预测使用Bizen晶体管的芯片以及与Semefab合作开发的相关工艺将在-40至+ 85°C的温度范围内运行，尽管详细数据需要运行更多的晶圆。Summerland说：“我们处于'技术准备水平'5级”。

隧穿电流受温度影响，但该公司将平衡工艺参数和预期的工作电压（范围为5V至3V，并且在不同的掺杂下可能更低），以达到雪崩和齐纳特性交叉以最小化温度的目的系数。

Semefab的James告诉《电子周刊》：“温度系数将与二极管的暗电流泄漏相距100万英里，二极管每7°C就会增加一倍。”这促使Summerland补充说：“这要小几个数量级，这就是为什么 我们选择隧道电流而不是漏电流。”

关于准备情况，詹姆斯说，他的公司现在正在验证PDK，并预测明年第二季度的Bizen逻辑，“运放和比较器的集成可能会收敛到相同的时间范围。我们已经完成了垂直功率晶体管，尽管我们还没有达到650V。”

他强调说，他的公司能够将Bizen芯片设计转变为硅的速度有多快。“该过程不是火箭科学：它使用标准扩散和标准晶圆厂模块。没有什么深奥的。在特征尺寸为1μm的情况下，我们甚至不必考虑晶圆平面化-该技术对轮廓感到满意。我们可以在两到三个星期内完成运行。”

詹姆斯补充说：“在Bizen成为商业现实之前，还有一段路要走，我们仍在学习，但是Semefab和SFN一直在努力工作。”

技术示范

明年第二季度，将向潜在采用该工艺的技术人员提供技术演示。

SFN对此没有多说，只是说它将结合Bizen逻辑，模拟IPU和电源。

Summerland告诉《电子周刊》，它可能有一个800 x800μm的管芯，中间有一个300 x300μmIPU，被包括垂直电源npn在内的功能所包围。

他说，它可能采用类似于TO-92塑料外壳的材料，甚至可能只有三个连接，坚决拒绝透露其预期功能。

本文来源electronicsweekly，电源网编译。

审核编辑 黄昊宇