并行加法的高效实现
描述
这里并行加法是指多个加法操作同时执行，这意味着需要消耗多个加法器。这里我们以4个12-bit数相加（加数和被加数均为12-bit，故和为13-bit，从而避免了溢出问题）。相应的电路图如下图所示。图中的RTL_ADD即为加法器，同时此电路对输入和输出数据均添加了流水寄存器。
此电路对应的RTL代码如下图所示，这里我们使用了SystemVerilog来描述。输入a和b均为4个12-bit数据构成的数组。输出p也是4个12-bit构成的数组。代码第17行至第23行是核心部分，包括了对输入、输出添加流水寄存器和加法操作。
责任编辑：lq
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
有谁知道并行前缀结构加法器的原理，急急急！！！2016-07-06 0
-
16位并行前缀加法器2016-10-28 0
-
4位并行的BCD加法器电路图2009-03-28 13431
-
加法器,加法器是什么意思2010-03-08 5507
-
并行除法器 ,并行除法器结构原理是什么?2010-04-13 15601
-
FPU加法器的设计与实现2012-07-06 1005
-
基于选择进位32位加法器的硬件电路实现2013-09-18 1033
-
基于DSP48E硬核乘加单元的高效并行相关时差估计器设计与实现2017-11-24 2023
-
4位二进制并行加法器的程序和工程文件免费下载2020-09-30 1262
-
加法器是如何实现的2021-02-18 6216
-
加法器的原理及采用加法器的原因2023-06-09 5062
-
fpga实现加法和减法运算的方法是什么2023-08-05 1395
-
基于FPGA实现Mem加法器2023-10-17 579
-
如何在FPGA中实现高效的compressor加法树呢？2023-11-08 1480
-
串行加法器和并行加法器的区别？2024-05-23 2203
全部0条评论
快来发表一下你的评论吧 !
