逻辑分析仪实验

逻辑分析仪实验

一、实验目的                                                                     

1. 了解逻辑分析仪的基本工作原理。
2. 掌握虚拟逻辑分析仪的使用。
3. 会用逻辑分析仪进行数字电路的测试分析。

二、实验内容

1. 组合逻辑译码器74138实验。
2. 时序逻辑电路十进制计数器74190及数码显示实验。
3. 用逻辑分析仪测试组合逻辑译码器74138实验。
4. 用逻辑分析仪测试时序逻辑电路十进制计数器74190及数码显示实验。

三、实验器材

1. 1.SJ-8002B电子测量实验箱                            1台
2．计算机(具有运行windows2000和图形化控件的能力)       1台
3. SJ-7002 CPLD实验板　　　　　                        １块
4 . 短接线若干

四、实验原理

   4.1 逻辑分析仪原理

   逻辑分析仪的组成结构如图9-1所示，它主要包括数据捕获和数据显示两大部分。由于数字系统的测试一般要观察较长时间范围的信号间逻辑关系或较长的数据流才能进行分析，逻辑分析仪一般采用先进行数据捕获即采集并存储数据，然后进行数据显示并观察分析的方式。因此逻辑分析仪内部结构可划分为两大部分：数据捕获及数据显示。数据捕获部分包括信号输入、采样、数据存储、触发产生和时钟电路等。外部被测信号送到信号输入电路，与门限电平进行比较，通过比较器整形为符合逻辑分析仪内部逻辑电平的信号（如TTL电平信号）。采样电路在采样时钟控制下对信号进行采样，采样获得的数据流送到触发产生电路进行触发识别，根据数据捕获方式，在数据流中搜索特定的数据字（触发字），当搜索到符合条件的触发字时，就产生触发信号。数据存储电路在触发信号的作用下进行相应的数据存储控制，而时钟电路可以选择外时钟或内时钟作为系统的工作时钟。数据捕获完成后，由显示控制电路将存储的数据以适当方式（波形或字符列表等）显示出来，以便对捕获的数据进行观察分析。

                  

   4.2 虚拟逻辑分析仪

   （1）虚拟逻辑分析仪组成

    虚拟逻辑分析仪是计算机作为数据的显示控制，显示器和鼠标、键盘作为逻辑分析仪的用户面板，本实验箱构成的逻辑分析仪如图2所示。

                        

                                    图2 逻辑分析仪组成框图

  （2）逻辑分析仪功能指标     通道数：共24      时钟：外时钟和内时钟

   内时钟频率：25K、50K、100K、250K、500K、1M、5M、10M

1. 采集点数：1—10000；
2. 触发方式：时钟触发、外部触发、字触发和按键触发；
3. 显示方式：A：时序波形显示，可水平位移和水平伸缩范围

    B：数据显示，分为二进制、十六进制和十进制显示，只能显示前1000点

  （3）逻辑分析仪用户面板和使用操作

                

                                        图3   虚拟逻辑分析仪面板

   操作步骤：
   1）选择内/外时钟
   2）选择测量显示点数
   3）选择触发方式（每次必需），若选择字触发，弹出如图4－4所示设置触发字窗口，每个数据位可分别选择低电平、高电平、任意。
   4）点击“开始”，等待采集结束。
   5）对比波形显示和数据显示，观察和分析测量结果
  注意：1）选择的点数太多，而时钟又比较低时，所需的测量时间会比较长。因为测量时间约等于时钟的周期乘以测量点数。
       2）选择字触发方式，有可能没有满足条件的信号出现，则得不到测量结果。

                     

                                    图4    字触发设置面板

    被测电路

    本实验的被测电路使用实验箱配套的CPLD实验板，被测电路已下载到实验板上的CPLD芯片中。在讲解被测电路之前，先介绍CPLD实验板。

   SJ-7002 CPLD实验板硬件组成原理图

                                                        

 

 

 

 

 

 

 

 

   CPLD实验板除与62芯插座相连外（接连接到实验箱的逻辑分析仪电路），还包括以下独立电路：

   1）、数字信号输入：

   8个ON～OFF(K1～K8)开关

   2）、数字信号输出（显示）：

   8个LED灯(LED1～LED8)，低电平点亮
   3个LED 7段数码管，采用动态扫描方式，L1、L2、L3为位选信号，低有效，A、B、……、G为7段码，DP为小数点，均为低有效。
   3）时钟晶振：频率为1MHz，已连接到CPLD的时钟引脚

   CPLD内部电路（被测电路）

   在CPLD内已下载了两个电路，一个是74138电路，一个是时钟分频电路、计数器74190和BCD码－七段译码器7447的电路。芯片的真值表见本实验的附表。

      

                                  图6 CPLD内部电路和连接关系
   说明：

   1、CPLD板的时钟使用1.000MHz的晶振，经过219 分频后以约2Hz的频率用十进制计数器74190计数，以215 分频后以30.5Hz的频率作为逻辑分析仪的外部时钟输入。

   2、使用CPLD板的1.000MHz的晶振时钟，需放置CPLD板上的S1短路块位置在右面。

   3、DO0～DO23即连接到逻辑分析仪的A0～A23输入通道。

五、实验步骤

   5.1.不使用逻辑分析仪的电路实验 组合逻辑电路74138功能实验。

??   按图4-7连接CPLD板跳线，对p15、p16、p17连接3个开关K5，K6,K7,三－八译码器74138的输出       P18,P20,P21,P22,P77,P80,P79,P81分别连接8个指示灯LED1～LED8, 外加+5V直流电源或把实验板插入实验箱，按表4-1波动开关，给74LS138的A,B,C分别输入高低电平，观察译码器输出对应连接的LED灯亮灭结果，并填入表1。

图4－7    CPLD内三－八译码器74138逻辑及外围连线

表1 74138功能验证表

C	B	A	LED1	LED2	LED3	LED4	LED5	LED6	LED7	LED8
L	L	L
L	L	H
L	H	L
L	H	H
H	L	L
H	L	H
H	H	L
H	H	H

   计数器实验。

   按图4-8连接CPLD板，7段译码器输出接数码管的段，数码管的位选L1（L1、 L2 、L3可以任选一位）接低电平（可由开关K提供），p5接开关K2,(可输入高或低电平)，外加+5V直流电源或把实验板插入实验箱，观察四位十进制计数器74190输出的计数值经译码后在数码管显示数值的变化结果，并填入表2。

   说明：CPLD板的时钟使用1.000MHz的晶振，经过219 分频后以约2Hz的频率用十进制计数器74190计数，以216 分频后以16Hz的频率作为时钟选择的外部时钟。
   使用CPLD板的1.000MHz的晶振时钟，放置CPLD板上的S1短路块位置在右面。

                                         表2 计数器测试结果

P5? 时钟	1	2	3	4	5	6	7	8	9	10	11
L
H

             

                          图8  CPLD内十进制计数器74190与数码显示及外围连线

   5.2 使用逻辑分析仪测试电路实验（时钟触发方式）

  （1） 按如图4-9所示连接电路，将74190的输出QC/QB/QC分别连接74LS138的输入C/B/A,其余连线与前面的实验连线相同，将CPLD板插入实验箱主板62芯插座。再打开电源。

   使用CPLD板的1.000MHz的晶振时钟，放置CPLD板上的S1短路块位置在右面。

  （2）p5输入低电平，用虚拟逻辑分析仪分析十进制计数器的输入输出时序逻辑，观察虚拟逻辑分析仪中对应的输入输出的时序逻辑，分析三－八译码器的输入输出电平逻辑，观察虚拟逻辑分析仪中对应的输入输出位的逻辑电平，分析其正确性。并在表3中画出时序图和填上对应数据。

   使用逻辑分析仪时，选用外时钟，时钟触发，显示点数100~200点。

   p5输入高电平，按（2）的要求再做一次，并在表4-4中画出时序图和填上对应数据。

        

                       图9   CPLD逻辑及外围连线与实验平台的连接图

表3   P5=0时逻辑分析仪测试结果

芯片	引脚	逻辑分析仪	时序波形
74190	CLK	A4
	QA	A0
	QB	A1
	QC	A2
	QD	A3
数据A3 ~A0 （16进制）
74138	Y0	A8
	Y1	A9
	Y2	A10
	Y3	A11
	Y4	A12
	Y5	A13
	Y6	A14
	Y7	A15
数据A15 ~A8 （16进制）

表4   P5=1时逻辑分析仪测试结果

芯片	引脚	逻辑分析仪	时序波形
74190	CLK	A4
	QA	A0
	QB	A1
	QC	A2

QD	A3
数据A3~A0（16进制）
74138	Y0	A8
	Y1	A9
	Y2	A10
	Y3	A11
	Y4	A12
	Y5	A13
	Y6	A14
	Y7	A15
数据A15 ~A8 （16进制）

   5.3 使用逻辑分析仪测试电路实验（选字触发方式）

   连线和前面2相同，只是逻辑分析仪的触发方式选“字触发”，设置触发字A3～A0为0000，其余为任意，进行多次测试。观察虚拟逻辑分析仪中对应的输入输出的时序逻辑，比较字触发与时钟触发的区别。 改变触发字，进行测试，比较测试结果有何特点？

六、思考和练习

   1、采集时钟的选择原则是什么？

   2、字触发一定能触发吗？

附表：三－八译码器74138、十进制计数器74190和BCD-十进制译码器7447的真值表。

                                   74138真值表   （G2*= G2AN∨G2BN）

G1

G2*

C

B

A

Y0N

Y1N

Y2N

Y3N

Y4N

Y5N

Y6N

Y7N

X

H

X

X

X

H

H

H

H

H

H

H

H

L

X

X

X

X

H

H

H

H

H

H

H

H

H

L

L

L

L

L

H

H

H

H

H

H

H

H

L

L

L

H

H

L

H

H

H

H

H

H

H

L

L

H

L

H

H

L

H

H

H

H

H

H

L

L

H

H

H

H

H

L

H

H

H

H

H

L

H

L

L

H

H

H

H

L

H

H

H

H

L

H

L

H

H

H

H

H

H

L

H

H

H

L

H

H

L

H

H

H

H

H

H

L

H

H

L

H

H

H

H

H

H

H

H

H

H

L

  74190真值表

Inputs

Outputs

CLK

GN

LDN

DNUP

D

C

B

A

QD

QC

QB

QA

MXMN

RCON

X

X

L

X

d

c

b

a

d

c

b

a

X

X

X

L

H

L

H

L

L

H

H

L

X

L

H

H

L

L

L

L

H

L

↑

L

H

L

Count Up 加计数

L

H

↑

L

H

H

Count Down减计数

L

H

↑

H

H

X

Hold Count

L

H

 

7447真值表

LTN

RBIN

D

C

B

A

BIN

OA

OB

OC

OD

OE

OF

OG

RBON

0

H

H

L

L

L

L

H

L

L

L

L

L

L

H

H

1

H

X

L

L

L

H

H

H

L

L

H

H

H

H

H

2

H

X

L

L

H

L

H

L

L

H

L

L

H

L

H

3

H

X

L

L

H

H

H

L

L

L

L

H

H

L

H

4

H

X

L

H

L

L

H

H

L

L

H

H

L

L

H

5

H

X

L

H

L

H

H

L

H

L

L

H

L

L

H

6

H

X

L

H

H

L

H

H

H

L

L

L

L

L

H

7

H

X

L

H

H

H

H

L

L

L

H

H

H

H

H

8

H

X

H

L

L

L

H

L

L

L

L

L

L

L

H

9

H

X

H

L

L

H

H

L

L

L

H

H

L

L

H

10

H

X

H

L

H

L

H

H

H

H

L

L

H

L

H

11

H

X

H

L

H

H

H

H

H

L

L

H

H

L

H

12

H

X

H

H

L

L

H

H

L

H

H

H

L

L

H

13

H

X

H

H

L

H

H

L

H

H

L

H

L

L

H

14

H

X

H

H

H

L

H

H

H

H

L

L

L

L

H

15

H

X

H

H

H

H

H

H

H

H

H

H

H

H

H

BI

X

X

X

X

X

X

L

H

H

H

H

H

H

H

X

RBI

H

L

L

L

L

L

X

H

H

H

H

H

H

H

L

LT

L

X

X

X

X

X

H

L

L

L

L

L

L

L

H