AXI4-Lite总线信号

描述

在《AXI-Lite 自定义IP》章节基础上,添加ilavio等调试ip,完成后的BD如下图:

AXI

图4‑53 添加测试信号

加载到SDK,并且在Vivado中连接到开发板。

Trigger Setup,点击“+”,选择 AXI_WVALID,双击添加。设置 Radix 为 B,触发条件 Value 为 1。

AXI

图4‑54 添加信号

设置触发位置为 512

AXI

图4‑55 设置触发位置

单击运行按钮,启动触发,进入等待触发状态。

AXI

图4‑56 等待触发

单击 SDK 中的运行按钮后, VIVADO 中 HW_ILA2 窗口采集到波形输出,可以看到 AXI 总线的工作时序。

SDK中 mian.c 程序功能是向 AXI4 总线写入 1~4,再从 AXI4 总线读数据,从上面对未修改直接封装的 IP 分析,可以读出的数据应等于写入的数据。

从波形图可以看出,写入的数据是 1、 2、 3、 4,对应基地址的偏移地址是 0、 4、 8、 12。

AXI

图4‑57 仿真结果

责任编辑:xj

原文标题:观察 AXI4-Lite 总线信号

文章出处:【微信公众号:OpenFPGA】欢迎添加关注!文章转载请注明出处。

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分