小白学PR——数据的输入

电子说

1.3w人已加入

描述

前文《跟老驴一起学 PR | Innovus 输入》阐述了 Innovus 所需要的输入数据有哪些,今天来学习如何将这些数据读入 Innovus. 以前熟悉的工具,不论是综合、formal 还是 STA 读入数据大多都是 read_xxx 命令读入,思维定势之前以为 Innovus 也是用一坨 read_xxx 的命令读入,然而并不是。

在 Innovus 中预定义了一坨 init_XXX 的变量,用户需要将对应输入文件指定给对应的变量,然后执行 init_design 工具就会将所有文件依次读入,对于 verilog netlist 老驴扒拉了几个 flow 关键的 init 变量有:

init_design_settop, 这个变量默认值是 1,意思是要求客户指定当前设计的 top 名字给变量 init_top_cell; 如果将该变量设成 0, 则让工具自己识别 top. 建议,用默认值,用户自己指定 top.

init_lef_file, 将 tech-lef + other lefs 指定给这个变量,这里有个问题,如果某个 lef file 在 init_design 之前没加上,要增量读入该怎么办?在 Innovus common ui 中用命令: read_physical -add_lefs XX 可以增量读入 lef.

init_mmmc_file, 指定 viewDefinition.tcl, viewDefinition 中的 library_set 指定了所有要用的 library, rc_corner 指定了对应的 QRC file, constraint_mode 指定了 SDC 文件。

init_verilog, 指定网表文件。

init_pwr_net, 指定 global power nets.

init_gnd_net, 指定 global ground nets.

init_cpf_file, 如果是多电压域设计,用于指定 CPF 文件,如果 power intent 是用 1801 描述的,则不能用该变量指定 1801 文件,需要用命令 read_power_intent -1801 $1801_file 读入,如果在 viewDefinition 中用到了 power domain 则应该在 init_design 之前读入,init_design 之后再执行 commit_power_intent. read_power_intent 这个命令的使用方式跟 Genus 一致,在 Genus 中多了一步 apply_power_intent, 用于将设计跟 power domain 绑定,commit_power_intent 用于插入 low power cell. 

至此,所有输入文件都指定完毕,执行 init_design 就会将对应文件读入,init_design 读取文件的顺序还没看,按照逻辑猜测一下读入顺序:library -> tech-lef -> lef -> QRC -> cpf -> netlist -> SDC.  

除了上面那一坨指定输入文件的 init_XXX 变量之外,还有一坨用于控制输入过程的 init_OOO 变量:

init_design_netlisttype, 用于指定 netlist 的 format 是 verilog 还是 OA, 老驴目前只学习 verilog 部分,所有 OA 相关的都忽略掉。

init_ignore_pgpin_polarity_check, 用于指定一个 leaf cell pin name 的 list, 告诉工具在 globalNetConnect 或在 CPF 中 connect supply net 时忽略极性检查 . 这货好像对 1801 flow 没用,正好这周一解了个相关的问题,当时遇到的问题是 1801 flow, 在 commit_power_intent 时工具报 Error: IMPDB-1220 跟 WARN: IMPDB-1278, 对于这种问题在 Innovus 中先用命令 dbGet [dbGet top.nets.name PMD0_VDD -p].isPwr 来检查工具将对应的 supply net 认成了什么。在老驴遇到的 case 中,是在 1801 中用 connect_supply_net 要将一个 analog Ground 连到一个 analog IP 上,但是在 1801 中只定义了 supply net 并没有指定该 net 用于 Ground 所以工具将其认成了 Power. 解的办法是在 1801 中为其 create 一个 supply set 并将其指定为 ground.

init_verilog_tolerate_port_mismatch, 这个变量默认值是 0, 不能容忍 module 定义的 port 比实例化时的 port 少,如果将其设为 1 工具在解析 netlist 时如果发现 module 的 port 比实例化时的 port 少,工具会在 module 上创建一个 port, 老驴以为这个变量在设计脏的时候特别有用。

init_lef_check_mask_shifts, 用于检查 tech-lef 和 MACRO sections 中 FIXEDMASK 跟 LAYERMASKSHIFT 是否冲突,该变量默认值是 off 就是不检查,如果设为 on 工具发现冲突会报错并停掉,如果设为 bypass 工具发现冲突只报错不停止,其实老驴还不知道 FIXEDMASK 跟 LAYERMASKSHIFT 在不同工艺中有多重要,先放到这里,万一以后发现重要呢,方便找。

init_import_mode, 用于指定 setImportMode 的 option, 如 set init_import_mode {-discardFloatingVNets true -keepEmptyModule true},此处留个问题:是不是默认 innovus 会将 empty module 删掉?如果是,那综合 netlist 中有没有 empty module 应该都无所谓吧?如果是,为什么有的后端一定要求把 empty module 删掉?

init_design_uniquify, 控制 innovus 解析 netlist 时是否做 uniquify, 既然 innovus 要求 netlist 是 unique 的,那为毛不把该变量的默认值设为 1?

审核编辑 黄昊宇

 

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分