突然有一天,公司接了个加急制板项目,让我来做可制造性检查和分析。
在检查阻抗设计时,看到客户的PCB内层有这样的一个设计,差分线的旁边做了部分浮铜包地。
阻抗线中间的包地铜皮比较细,形成了空接线,在加工时容易产生细铜偏移扭曲,导致地网络与阻抗线短路。
空接线为什么会产生短路,具体原因详见高速先生往期文章《小问题大不良,细节不注意全局出问题》。
我经过实际的测量,发现铜皮与走线的间距为6mil.,然后我打开了钻孔文件,发现在差分线周围的铜皮上设计有回流地孔,并且成对角分布。
抛开生产的不良影响,单从SI的角度去考虑,这个设计对信号影响比较大,制板的最终结果要和客户的设计差之千里。
我和客户提了修改建议,但是客户还是想坚持自己。
于是我们SI的亮亮童鞋专门从仿真的角度,做了一个3D建模,来分析这个差异。
如下图3D模型,走线与浮铜间距6mil(两个孔分布在两端)
仿真结果:
有浮铜包地和无浮铜包地阻抗比对(有浮铜包地比没有浮铜包地降低了2.7欧姆)
有浮铜包地和无浮铜包地插损比对(有浮铜比没有浮铜在2Ghz左右存在谐振。)
有浮铜包地和无浮铜包地回损比对(有浮铜比没有浮铜增加了7dB左右。)
结论:
此类铺铜方式,对于基频大于400Mhz(5倍频)的信号来说存在风险。
优化建议:
第一优先:如果铜皮不是必要的(共面阻抗或者隔离防护),建议删除。
第二优先:如果一定需要铜皮,最重要的是间距,铜皮和走线的间距决定耦合强度,耦合强度将决定有多少返回电流通过铜皮回流,并且尽量将阻抗线周围包地完整,不要出现包地不连续的情况。
如果差分线与铜皮有足够多的间距,那么它的周围是否有没有铜皮包地,铜皮上打没有打孔,对阻抗都不会有大的影响。所以优化铜皮和走线间距是最有效的手段。
第三优先:如果间距也不能改,铜皮上的孔就是影响信号的重要因素,即建议在铜皮上均匀加孔,至少是在铜皮两端加孔,如果只有一个孔,将会是最差的结果,比不加孔的差异更大。只打一个地孔(在特定情况下)与不加地孔的差异差不多。
我将最终的结论发给客户,在详细的仿真结果面前,客户愉快的接受了我们的建议,把PCB做了修改,板子很快投到了产线去。
编辑:hfy
全部0条评论
快来发表一下你的评论吧 !